



# PSpice 小专栏

# PSpice16.5 新功能——Test Bench

新版本 16.5 版本增加了局部仿真的功能,该功能大大提高了设计效率。用户可以指定设计的部分电路,并进行局部电路方针。用户可以用不同的仿真配置文件(simulation profiles)来仿真设计中的不同电路。用户也可以只生成设计的制定电路的局部网表。此外,用户也可以快速地比较和合并设计的各部分。

#### 注意: 该功能只能在 OrCAD Capture CIS 中才能使用

# 一、局部仿真功能特点

- 1、通过选择电路设计中的部分元器件来模拟仿真
- 2、通过不同的 simulation profiles 来模拟不同的电路
- 3、对指定的局部设计电路创建网表文件
- 4、快速对比合并局部设计的部分电路


# 二、局部仿真功能使用步骤

- 1、创建 Test Bench
- 2、从主设计电路图中选择元器件
- 3、终止 test Bench 浮动电路
- 4、仿真 test Bench 电路
- 5、比较主设计电路和 Test Bench 电路的差别
- 6、更新主设计电路

### 三、局部仿真操作流程







Test Bench 好比 Capture 中创建的一个新项目。用户创建一个 Test Bench 后,主项目的项目管理窗口下方将列出 Test Bench 的名称。所有的仿真文件以及主项目中的参数和变量都将默认的被复制到 Test Bench 项目中。不过 Test Bench 项目的原理图中元器件将以灰色现实。用户可以通过激活元器件来创建要仿真的局部电路。

用户可能需要在 Test Bench 中添加终端和其他元器件,因为 Test Bench 设计本身必须是已经完成的电路。用户也可以编辑 Test Bench,加入激励或仿真文件为仿真做准备。即使该主设计不是 PSpice 项目,用户也可以仿真 Test Bench 电路。如果主设计是 PSpice 项目,Test Bench 可以继承主设计的仿真配置文件。

# 四、详细步骤分解





#### 1、创建 Test Bench

- ①在项目管理器中选择 DSN 文件,如图 1
- ②选择 Tool/Test Bench/Create Test Bench。如图 1 所示。




图 1 创建 Test Bench

③出现输入文件名的对话框如图 2 所示,输入后点击 0K。



图 2 输入文件名对话框

④项目管理器中包含了 Test Bench 分支,如图 3 所示。双击该分支进入 Test Bench 自己的项目管理器。打开 Test Bench 设计中的元器件都显示为灰色,用户需要把元器件添加到 Test Bench 设计中才能使它在局部电路中工作。




图 3 主设计管理器中的 Test Bench 分支

如果有多个 Test Bench,用户可以在项目管理器的 Test Benches 分支下选中该 Test





Bench, 然后右键选择 Make Active 来激活该 Test Bench。如图 4 所示




图 4 多个 Test Bench 选择

# 2、从主设计电路图中选择元器件

有三种方法可以激活局部电路用于 Test Bench 设计。

方法一: 从主设计中选择元器件,右键并选择 Test Bench/Add Part to Active TestBench




图 5 主设计图中激活

方法二: 在 Test Bench 电路图中选择元器件,右键并选择 Test Bench/Add Part to Self。



图 6 在 Test Bench 中激活

方法三:使用层次结构图添加元器件。在主设计的层次结构框中查看元器件的添加情况,如图 7 所示。

上海市长宁区延安西路 726 号华敏、翰尊时代广场 13 层 H座 T:021-51696680-8063 F: 021-52370712








图 7 层次结构图中激活元器件

同样,用户可以通过这三种方法对 Test Bench 设计的元器件进行取消激活。 Capture 将忽略所有非激活元器件。因此,这些非激活元器件不会被处理,也不会用 于方针。

#### 3、终止浮动网络

如果用户只激活部分电路,其他网络由于没有终止而处于浮动状态,用户可以通过使用浮动网络搜索很轻松地解决这个问题。

#### 4、仿真 Test Bench 电路

主设计如果是 PSpice 项目, Test Bench 项目将继承主设计的仿真配置文件。假如主设计不是 PSpice 项目, 用户也可以仿真 Test Bench 电路。但用户需另行配置仿真文件。

## 5、比较主设计电路和 Test Bench 电路的差别

用户可以比较主设计和 TestBench 设计,并通过 SVS 工具高亮显示两者的不同。 方法是:在项目管理器下,选择 Tool/Test Bench/Diff and Merge。得到如图 8 所示的窗口,窗口有两个面板:左边面板是 Test Bench,右边面板是主设计。两者区别的类型:不匹配对象(默认黄色),丢失对象(默认红色),匹配对象(显示为白色)。用户可以钩选 TestBench 面板中的任意对象,并把该对象更新到主设计中。但是注意:不能把丢失的对象更新到主设计中。








图 8 SVS 工具的界面

#### 6、更新主设计电路

用 Test Bench 设计中的修改更新主设计,只要在 SVS 界面中的选项卡中钩选区别并点击左上角 Accept Left(),如图 9 所示,就完成更新了。




图 9 更新主设计界面

主设计图中相应的器件就修改为 Test Bench 中测试通过的器件参数了。

如果有关于 PSpice 软件销售、技术支持或培训可联系:

科通数字技术公司 http://www.comtech.com.cn

地址:上海市长宁区延安西路 726 号华敏、翰尊时代广场 13 层 H 座

邮编: 200050

电话: 021-51696680

邮箱: shaoqinwu@comtech.com.cn

上海市长宁区延安西路 726 号华敏、翰尊时代广场 13 层 H 座 T:021-51696680-8063 F: 021-52370712