




图 A5.10

[题 5.14] 见图 A5.14。

[题 5.16] 见图 A5.16。




图 A5.12




图 A5.14




图 A5.16

[题 5.19]  $Q_3$ 、 $Q_4$  的电压波形见图 A5.19。




图 A5.19

[题 5.21] 见图 A5.21。

[题 5.23] 见图 A5.23。




图 A5.21




图 A5.23

[题 5.25] 见图 A5.25。

[题 5.27] 见图 A5.27。若  $CLK$  的频率为  $f_0$ , 则  $Q_1$ 、 $Q_2$ 、 $Q_3$  的频率分别为  $\frac{1}{2}f_0$ 、 $\frac{1}{4}f_0$ 、 $\frac{1}{8}f_0$ 。






图 A5.25




图 A5.27

## 第六章

[题 6.1] 驱动方程为

$$\begin{cases} J_1 = Q_2' & K_1 = 1 \\ J_2 = Q_1 & K_2 = 1 \end{cases}$$

状态方程为

$$\begin{cases} Q_1^* = Q_1' Q_2' \\ Q_2^* = Q_1 Q_2' \end{cases}$$

输出方程为

$$Y = Q_2$$

状态转换图和时序图如图 A6.1 所示。




图 A6.1

[题 6.3] 驱动方程为

$$\begin{cases} J_1 = K_1 = Q_3' \\ J_2 = K_2 = Q_1 \\ J_3 = Q_1 Q_2; K_3 = Q_3 \end{cases}$$

状态方程为

$$\begin{cases} Q_1^* = Q_3' Q_1' + Q_3 Q_1 = Q_3 \odot Q_1 \\ Q_2^* = Q_1 Q_2' + Q_1' Q_2 = Q_2 \oplus Q_1 \\ Q_3^* = Q_3' Q_2 Q_1 \end{cases}$$

输出方程为

$$Y = Q_3$$

状态转换图见图 A6.3。电路能自启动。

[题 6.5] 驱动方程为

$$\begin{cases} D_1 = A Q_2' \\ D_2 = A(Q_1' Q_2')' = A(Q_1 + Q_2) \end{cases}$$

状态方程为

$$\begin{cases} Q_1^* = A Q_2' \\ Q_2^* = A(Q_1 + Q_2) \end{cases}$$

输出方程为

$$Y = A Q_2 Q_1'$$

状态转换图见图 A6.5。




图 A6.3




图 A6.5

[题 6.11] 这是一个七进制计数器。

[题 6.13]  $M=1$  时为六进制计数器,  $M=0$  时为八进制计数器。

[题 6.15]  $A=1$  时为十二进制计数器,  $A=0$  时为十进制计数器。

[题 6.17] 这是一个七进制计数器。电路的状态转换图如图 A6.17 所示。其中  $Q_3Q_2Q_1Q_0$  的 0110、0111、1110、1111 这 4 个状态为过渡状态。

[题 6.20] 两片 74LS161 组成八十三进制计数器。两片之间是十六进制。






图 A6. 17

[题 6. 24] 见表 A6. 24。

表 A6. 24

| 接低电平的输入端         | A     | B     | C     | D     | E   | F    | G     | H   | I |
|------------------|-------|-------|-------|-------|-----|------|-------|-----|---|
| $f_y/f_{cp}$     | 1/9   | 1/8   | 1/7   | 1/6   | 1/5 | 1/4  | 1/3   | 1/2 | 0 |
| $f_y/\text{kHz}$ | 1. 11 | 1. 25 | 1. 43 | 1. 67 | 2   | 2. 5 | 3. 33 | 5   | 0 |

[题 6. 27] 电路的状态转换图见图 A6. 27。这是一个十五进制计数器,不能自启动。




图 A6. 27

[题 6. 29] 电路可用十进制计数器(74160)和 8 选 1 数据选择器(74LS251)组成。见图 A6. 29 及表 A6. 29。








图 A7.4

[题 7.11] 见表 A7.11 及图 A7.11。

表 A7.11

| 地 址   |       |       |       | 数 据     |       |       |         | 地 址   |       |       |       | 数 据     |       |       |         |
|-------|-------|-------|-------|---------|-------|-------|---------|-------|-------|-------|-------|---------|-------|-------|---------|
| $A_3$ | $A_2$ | $A_1$ | $A_0$ | $D_3$   | $D_2$ | $D_1$ | $D_0$   | $A_3$ | $A_2$ | $A_1$ | $A_0$ | $D_3$   | $D_2$ | $D_1$ | $D_0$   |
| (A    | B     | C     | D)    | ( $Y_1$ | $Y_2$ | $Y_3$ | $Y_4$ ) | (A    | B     | C     | D)    | ( $Y_1$ | $Y_2$ | $Y_3$ | $Y_4$ ) |
| 0     | 0     | 0     | 0     | 1       | 0     | 0     | 1       | 1     | 0     | 0     | 0     | 0       | 1     | 0     | 1       |
| 0     | 0     | 0     | 1     | 0       | 0     | 0     | 0       | 1     | 0     | 0     | 1     | 0       | 0     | 0     | 0       |
| 0     | 0     | 1     | 0     | 0       | 1     | 1     | 1       | 1     | 0     | 1     | 0     | 1       | 0     | 1     | 1       |
| 0     | 0     | 1     | 1     | 0       | 0     | 0     | 0       | 1     | 0     | 1     | 1     | 0       | 0     | 0     | 0       |
| 0     | 1     | 0     | 0     | 0       | 0     | 0     | 0       | 1     | 1     | 0     | 0     | 0       | 0     | 0     | 0       |
| 0     | 1     | 0     | 1     | 1       | 0     | 1     | 1       | 1     | 1     | 0     | 1     | 0       | 1     | 0     | 1       |
| 0     | 1     | 1     | 0     | 0       | 0     | 0     | 0       | 1     | 1     | 1     | 0     | 0       | 0     | 0     | 0       |
| 0     | 1     | 1     | 1     | 0       | 1     | 1     | 1       | 1     | 1     | 1     | 1     | 1       | 0     | 0     | 1       |




图 A7.11

## 第八章

[题 8.1]  $Y_1 = A' + B + C + D'$

$$Y_2 = AB + A'B' + CD' + C'D$$

$$Y_3 = ABCD + A'B'C'D'$$

[题 8.3]  $Y_1 = (A'B' + A'C' + A'D' + A'E' + B'C' + B'D' + B'E' + C'D' + C'E' + D'E')'$

$$Y_2 = ABCD + ACDE + ABCE + ABDE + BCDE$$

$$Y_3 = ABCDE$$

[题 8.7] (1) PAL; (2) GAL; (3) EPLD; (4)、(5) 在系统可编程的 CPLD 或 FPGA。

## 第九章

[题 9.1] module judge (A, B, C, Result)

input A, B, C;

output Result;

wire T;

or

OR1(T, B, C);

and

AND1(Result, A, T);

endmodule

[题 9.5] 对应的逻辑电路图如图 A9.5 所示。




图 A9.5

## 第十章

[题 10.2]  $V_{T+} = 3.75 \text{ V}; V_{T-} = 1.25 \text{ V}; \Delta V_T = 2.5 \text{ V}。$

[题 10.4]  $V_{T+} = V_{TH} \left( 1 + \frac{R_1}{R_3} + \frac{R_1}{R_2} \right) - \frac{R_1}{R_3} V_{CO}$

$$V_{T-} = V_{TH} \left( 1 + \frac{R_1}{R_3} - \frac{R_1}{R_2} \right) - \frac{R_1}{R_3} V_{CO}$$

$$\Delta V_T = \frac{R_1}{R_2} V_{CO} \quad (\text{与 } V_{CO} \text{ 无关})$$

[题 10.6] (1) 输出电压  $v_o$  波形见图 A10.6。

(2) 不能作单稳态触发器使用, 因为输出脉冲宽度与输入脉冲幅度有关。

[题 10.8] 输出脉冲宽度  $t_w = 11.3 \mu\text{s}。$

[题 10.10] 输出脉冲宽度  $t_w = 2.7 \mu\text{s}。$




图 A10.6



[题 10.12] 振荡频率  $f = 7.04 \text{ kHz}$ 。

[题 10.14] 振荡频率  $f = 50 \text{ kHz}$ 。

[题 10.17] 振荡频率  $f = 227 \text{ kHz}$ 。

[题 10.19] (1)  $V_{T+} = 8 \text{ V}$ ,  $V_{T-} = 4 \text{ V}$ ,  $\Delta V_T = 4 \text{ V}$ 。

(2)  $V_{T+} = 5 \text{ V}$ ,  $V_{T-} = 2.5 \text{ V}$ ,  $\Delta V_T = 2.5 \text{ V}$ 。

[题 10.22] 振荡频率  $f = 9.47 \text{ kHz}$ 。

[题 10.25] 延迟时间  $t_D = 11 \text{ s}$ 。振荡频率  $f = 9.66 \text{ kHz}$ 。

## 第十一章

[题 11.1]  $v_O = -1.5625 \text{ V}$ 。

[题 11.3] (1)  $d_9 \sim d_0$  每一位的 1 在输出端产生的电压依次为  $-2.5 \text{ V}$ ,  $-1.25 \text{ V}$ ,  $-0.625 \text{ V}$ ,  $-0.313 \text{ V}$ ,  $-0.156 \text{ V}$ ,  $-78.13 \text{ mV}$ ,  $-39.06 \text{ mV}$ ,  $-19.53 \text{ mV}$ ,  $-9.77 \text{ mV}$ ,  $-4.88 \text{ mV}$ 。

[题 11.5] 见图 A11.5。

[题 11.8] 见图 A11.8。




图 A11.5




图 A11.8

[题 11.11]  $A_v = -D_n/2^{10}$ 。  $A_v$  的取值范围为  $0 \sim -\frac{2^{10}-1}{2^{10}}$ 。

[题 11.14]  $|\Delta V_{\text{REF}}/V_{\text{REF}}| < 0.2\%$ 。

[题 11.19] 20 kHz/V。