

### 3.4.7. 安全 DMA 控制寄存器

寄存器	地址	读/写	描述	复位值
SDMA_SEL	0x7E00_F110	读/写	安全 DMA 输入选择。	0x0000_0000

SDMA_SEL	位	描述	初始状态
SECURITY_TX	[31]	安全 Tx 的 DMA 选择（总是选择 SDMA1，不管 SECURITY_TX 域）。	0
SECURITY_RX	[30]	安全 Rx 的 DMA 选择（总是选择 SDMA1，不管 SECURITY_TX 域）。	0
RESERVED	[29:28]	保留。	0x0
EXTERNAL	[27]	外部的 DMA 选择(0: SDMA1, 1: DMA1)。	0
IRDA	[26]	IrDA 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
PWM	[25]	IrDA 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
AC_MICIN	[24]	IrDA 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
AC_PCMIN	[23]	PCM 输入的 DMA 选择(0: SDMA1, 1: DMA1)。	0
AC_PCMOUT	[22]	PCM 输出的 DMA 选择(0: SDMA1, 1: DMA1)。	0
SPI1_RX	[21]	SPI1 Rx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
SPI1_TX	[20]	SPI1 Tx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
I2S1_RX	[19]	I2S1 Rx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
I2S1_TX	[18]	I2S1 Tx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
PCM1_RX	[17]	PCM1 Rx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
PCM1_TX	[16]	PCM1 Tx 的 DMA 选择(0: SDMA1, 1: DMA1)。	0
HSI_RX	[15]	HSI Rx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
HSI_TX	[14]	HSI Tx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
SPI0_RX	[13]	SPI0 Rx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
SPI0_TX	[12]	SPI0 Tx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
I2S0_RX	[11]	I2S0 Rx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0

I2S0_TX	[10]	I2S0 Tx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
PCMO_RX	[9]	PCMO Rx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
PCMO_TX	[8]	PCMO Tx 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART3[1]	[7]	UART3 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART3[0]	[6]	UART3 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART2[1]	[5]	UART2 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART2[0]	[4]	UART2 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART1[1]	[3]	UART1 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART1[0]	[2]	UART1 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART0[1]	[1]	UART0 的 DMA 选择(0: SDMA0, 1: DMA0)。	0
UART0[0]	[0]	UART0 的 DMA 选择(0: SDMA0, 1: DMA0)。	0

### 3.4.8. 软件复位控制寄存器

寄存器	地址	读/写	描述	复位值
SW_RST	0x7E00_F114	读/写	产生软件复位。	0x0000_0000

SW_RST	位	描述	初始状态
RESERVED	[31:16]	保留。	0x0000
SWRESET	[15:0]	当值为 0x6410 时，产生软件复位。	0x0000

### 3.4.9. 系统 ID 寄存器

寄存器	地址	读/写	描述	复位值
SYS_ID	0x7E00_F118	读	系统 ID，用于修改并通过。	0x0000_0000

SYS_ID	位	描述	初始状态
RESERVED	[31:8]	保留。	0x0000_00

Revision	[7:4]	规格修改。	0x0
Pass	[3:0]	布局修改。	0x0

### 3.4.10. 内存控制状态寄存器

内存控制状态寄存器必须通过软件进行初始化，除了MEM\_CFG\_STAT之外。

寄存器	地址	读/写	描述	复位值
MEM_SYS_CFG	0x7E00_F120	读/写	内存子系统配置寄存器。	0x0000_0080
QOS_OVERRIDE0	0x7E00_F124	读/写	DMC0 QOS 覆写寄存器。	0x0000_0000
QOS_OVERRIDE1	0x7E00_F128	读/写	DMC1 QOS 覆写寄存器。	0x0000_0000
MEM_CFG_STAT	0x7E00_F12C	读	内存子系统建立状态寄存器。	0x0000_0000

MEM_SYS_CFG	位	描述	初始状态
RESERVED	[31:15]	保留。	0x0000_0
INDEP_CF	[14]	使用独立的 CF 接口。 0=使用内存端口 0 共享 EBI 1=使用独立的 CF 接口	0
RESERVED	[13]	保留。	0
BUS_WIDTH	[12]	SROMC CS0 内存总线宽度的初始状态选择。 0=8 位数据宽度 1=16 位数据宽度 如果选择 NOR 引导 ((OM[4:1] = 0101) )，则这个设置被忽略，选择 16 位数据宽度。 即使该位被设置为 0 或 1，在 SROMC 中，该选择只有 SROM_BW SFR 的 DataWidth0 复位值。SROMC 的 CS0 总线宽度遵循 DataWidth0 的设置。	0
EBI_PRI	[11]	设置 EBI 优先权设计。	0

		0=固定优先权设计 1=循环优先权设计																													
EBI_FIX_P RI	[10:8]	EBI 固定优先权设置。 <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th style="width: 10%;"></th> <th style="width: 40%;">高 &lt;-&gt;</th> <th style="width: 40%;">低</th> <th style="width: 10%;"></th> </tr> </thead> <tbody> <tr> <td>0, 6, 7</td> <td>DMCO - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON</td> <td></td> <td></td> </tr> <tr> <td>1</td> <td>DMCO - OneNANDC CS0 - OneNANDC CS1 - SROMC - CFCON</td> <td></td> <td>- NFCON</td> </tr> <tr> <td>2</td> <td>DMCO - OneNANDC CS1 - NFCON - SROMC - OneNANDC CS0 - CFCON</td> <td></td> <td></td> </tr> <tr> <td>3</td> <td>DMCO - NFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - CFCON</td> <td></td> <td></td> </tr> <tr> <td>4</td> <td>DMCO - CFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON</td> <td></td> <td></td> </tr> <tr> <td>5</td> <td>SROMC - DMCO - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON</td> <td></td> <td></td> </tr> </tbody> </table>		高 <->	低		0, 6, 7	DMCO - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON			1	DMCO - OneNANDC CS0 - OneNANDC CS1 - SROMC - CFCON		- NFCON	2	DMCO - OneNANDC CS1 - NFCON - SROMC - OneNANDC CS0 - CFCON			3	DMCO - NFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - CFCON			4	DMCO - CFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON			5	SROMC - DMCO - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON			000
	高 <->	低																													
0, 6, 7	DMCO - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON																														
1	DMCO - OneNANDC CS0 - OneNANDC CS1 - SROMC - CFCON		- NFCON																												
2	DMCO - OneNANDC CS1 - NFCON - SROMC - OneNANDC CS0 - CFCON																														
3	DMCO - NFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - CFCON																														
4	DMCO - CFCON - SROMC - OneNANDC CS0 - OneNANDC CS1 - NFCON																														
5	SROMC - DMCO - OneNANDC CS0 - OneNANDC CS1 - NFCON - CFCON																														
ADDR_EXPAND	[7]	Xm1DATA[31:16]引脚使用的设置。 0= Xm1DATA[31:16]引脚用于 DMC1 上的半字数据域，data[31:16]的使用。 1= Xm1DATA[31:16]引脚用于 SROMC 上的 10 位地址域，address[25:16]的使用。	1																												
ENDIAN	[6]	用于 SROMC，NFCON 和内部 ROM 的端控制设置。 0=小端内存系统 1=大端字节不变内存系统	0																												
MPO_CS_SEL	[5:0]	设置静态存储器片选，内存端口 0 的多路复用。 MPO_CS_SEL[0]和 MPO_CS_SEL[2]的设置被忽略。区分 OneNANDC 和 NFCON 是由 XSELNAND 引脚的值决定的，而不是 MPO_CS_SEL[0]和 MPO_CS_SEL[2]。当 XSELNAND 为 0 时，OneNANDC 被选择。当 XSELNAND 为 1 时，NFCON 被选择。	0x00																												

		<p>当选择NAND引导 (OM[4:3] = 00) 时, 则MPO_CS_SEL[1]和MPO_CS_SEL[3]值的设置以及XSELNAND设置被忽略。</p> <p>XmOCSn[2]和XmOCSn[3]作为NFCON CS0和NFCON CS1被使用。在这种情况下, XSELNAND应被设置为1。</p> <p>当选择OneNAND引导 (OM[4:1] = 0110) 时, MPO_CS_SEL[1]和MPO_CS_SEL[3]值的设置被忽略。XmOCSn[2]和XmOCSn[3]作为OneNAND CS0和OneNAND CS1被使用。在这种情况下, XSELNAND应被设置为0。</p>																																																																																																										
		<table border="1"> <thead> <tr> <th rowspan="2"></th> <th colspan="6">MPO_CS_SEL</th> <th rowspan="2"></th> </tr> <tr> <th>[5]</th> <th>[4]</th> <th>[3]</th> <th>[2]</th> <th>[1]</th> <th>[0]</th> </tr> </thead> <tbody> <tr> <td>XmOCSn[0]</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>SROMC CS0</td> </tr> <tr> <td>XmOCSn[0]</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>SROMC CS1</td> </tr> <tr> <td rowspan="2">XmOCSn[2]</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>1</td> <td>-</td> <td>SROMC CS2</td> </tr> <tr> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>0</td> <td>-</td> <td>OneNANDC CS0</td> </tr> <tr> <td rowspan="2">XmOCSn[2]</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>0</td> <td>-</td> <td>NFCON CS0</td> </tr> <tr> <td>-</td> <td>-</td> <td>1</td> <td>-</td> <td>-</td> <td>-</td> <td>SROMC CS3</td> </tr> <tr> <td rowspan="2">XmOCSn[3]</td> <td>-</td> <td>-</td> <td>0</td> <td>-</td> <td>-</td> <td>-</td> <td>OneNANDC CS1</td> </tr> <tr> <td>-</td> <td>-</td> <td>0</td> <td>-</td> <td>-</td> <td>-</td> <td>NFCON CS1</td> </tr> <tr> <td rowspan="2">XmOCSn[4]</td> <td>-</td> <td>0</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>SROMC CS4</td> </tr> <tr> <td>-</td> <td>1</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>CFCON CS0</td> </tr> <tr> <td rowspan="2">XmOCSn[5]</td> <td>0</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>SROMC CS5</td> </tr> <tr> <td>1</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>CFCON CS1</td> </tr> </tbody> </table>		MPO_CS_SEL							[5]	[4]	[3]	[2]	[1]	[0]	XmOCSn[0]	-	-	-	-	-	-	SROMC CS0	XmOCSn[0]	-	-	-	-	-	-	SROMC CS1	XmOCSn[2]	-	-	-	-	1	-	SROMC CS2	-	-	-	-	0	-	OneNANDC CS0	XmOCSn[2]	-	-	-	-	0	-	NFCON CS0	-	-	1	-	-	-	SROMC CS3	XmOCSn[3]	-	-	0	-	-	-	OneNANDC CS1	-	-	0	-	-	-	NFCON CS1	XmOCSn[4]	-	0	-	-	-	-	SROMC CS4	-	1	-	-	-	-	CFCON CS0	XmOCSn[5]	0	-	-	-	-	-	SROMC CS5	1	-	-	-	-	-	CFCON CS1	
	MPO_CS_SEL																																																																																																											
	[5]	[4]	[3]	[2]	[1]	[0]																																																																																																						
XmOCSn[0]	-	-	-	-	-	-	SROMC CS0																																																																																																					
XmOCSn[0]	-	-	-	-	-	-	SROMC CS1																																																																																																					
XmOCSn[2]	-	-	-	-	1	-	SROMC CS2																																																																																																					
	-	-	-	-	0	-	OneNANDC CS0																																																																																																					
XmOCSn[2]	-	-	-	-	0	-	NFCON CS0																																																																																																					
	-	-	1	-	-	-	SROMC CS3																																																																																																					
XmOCSn[3]	-	-	0	-	-	-	OneNANDC CS1																																																																																																					
	-	-	0	-	-	-	NFCON CS1																																																																																																					
XmOCSn[4]	-	0	-	-	-	-	SROMC CS4																																																																																																					
	-	1	-	-	-	-	CFCON CS0																																																																																																					
XmOCSn[5]	0	-	-	-	-	-	SROMC CS5																																																																																																					
	1	-	-	-	-	-	CFCON CS1																																																																																																					

QOS_OVERRIDE0	位	描述	初始状态
---------------	---	----	------

/QOS_OVERRID1																																										
RESERVED	[31:16]	保留。	0x0000_0000																																							
QOS_OV_ID	[15:0]	<p>当有一位或多位为高电平，DMC0/DMC1 中的匹配位相当于 QOS_OV_ID 位时，那么读地址的服务质量被迫到最低延迟。</p> <p>AXI 主机 ID 如下：</p> <table border="1"> <thead> <tr> <th>AXI ID 分配</th> <th>主机名</th> <th>相关的 IP</th> </tr> </thead> <tbody> <tr> <td>0x00</td> <td>I_BLOCK</td> <td>Camera 和 JPEG</td> </tr> <tr> <td>0x01</td> <td>F_BLOCK</td> <td>显示</td> </tr> <tr> <td>0x02</td> <td>P_BLOCK</td> <td>POST</td> </tr> <tr> <td>0x03</td> <td>V_BLOCK</td> <td>MFC</td> </tr> <tr> <td>0x04</td> <td>X_BLOCK</td> <td>HSMC 和 OTG</td> </tr> <tr> <td>0x05</td> <td>T_BLOCK</td> <td>Host I/F</td> </tr> <tr> <td>0x06</td> <td>M_BLOCK</td> <td>DMA</td> </tr> <tr> <td>0x07</td> <td>S_BLOCK</td> <td>Security</td> </tr> <tr> <td>0x08</td> <td>ARMI</td> <td>ARM 内核指令</td> </tr> <tr> <td>0x09</td> <td>ARMRW</td> <td>ARM 内核数据</td> </tr> <tr> <td>0x0A</td> <td>ARMD</td> <td>ARM 内核 DMA</td> </tr> <tr> <td>0x0B</td> <td>CF</td> <td>CFCON</td> </tr> </tbody> </table>	AXI ID 分配	主机名	相关的 IP	0x00	I_BLOCK	Camera 和 JPEG	0x01	F_BLOCK	显示	0x02	P_BLOCK	POST	0x03	V_BLOCK	MFC	0x04	X_BLOCK	HSMC 和 OTG	0x05	T_BLOCK	Host I/F	0x06	M_BLOCK	DMA	0x07	S_BLOCK	Security	0x08	ARMI	ARM 内核指令	0x09	ARMRW	ARM 内核数据	0x0A	ARMD	ARM 内核 DMA	0x0B	CF	CFCON	0000
AXI ID 分配	主机名	相关的 IP																																								
0x00	I_BLOCK	Camera 和 JPEG																																								
0x01	F_BLOCK	显示																																								
0x02	P_BLOCK	POST																																								
0x03	V_BLOCK	MFC																																								
0x04	X_BLOCK	HSMC 和 OTG																																								
0x05	T_BLOCK	Host I/F																																								
0x06	M_BLOCK	DMA																																								
0x07	S_BLOCK	Security																																								
0x08	ARMI	ARM 内核指令																																								
0x09	ARMRW	ARM 内核数据																																								
0x0A	ARMD	ARM 内核 DMA																																								
0x0B	CF	CFCON																																								

MEM_CFG_STAT	位	描述	初始状态
RESERVED	[31:16]	保留。	0x0000_00
CFG_PRI_TYPE	[15]	当前 EBI 优先级设计。注意 MEM_SYS_CFG 寄存器的 EBI_PRI 域。	0
CFG_FIX_PRI_TYPE	[14:12]	当前 EBI 固定优先权的设置。注意 MEM_SYS_CFG 寄存器的 EBI_FIX_PRI 域。	0
RESERVED	[11]	保留。	0
CFG_INDEP_CF	[10]	显示独立的 CF 接口。	0

CFG_MUX_FLASH	[9]	显示 NAND Flash 类型设置。 0=使用 OneNAND 控制器 1=使用 NAND Flash 控制器	0
CFG_BUS_WIDTH	[8]	显示 SROMC CS0/NAND Flash 存储器总线宽度。	0
CFG_NOR_BOOT	[8]	0=16 位宽度, NOR 引导没被选择。 1=16 位宽度, NOR 引导被选择。	XOM dependent
CFG_NFCON_BOOT	[7]	0=NAND Flash 没被用于引导使用。 1=NAND Flash 引导被设置。	XOM dependent
CFG_ADDR_EXPAND	[4]	显示是否有 Xm1DATA[31:16]引脚被 SROMC 地址域使用。 0=Xm1DATA[31:16]引脚被用于 DMC1 的高半字数据域, data[31:16]。 1=Xm1DATA[31:16]引脚被用于 SROMC 的高 10 位地址域, address[25:16]。	0
CFG_ADV_FLASH	[3]	显示是否有 NAND Flash 的初始设置为高级 Flash。 0=正常 NAND Flash 1=高级 NAND Flash	0
CFG_ADDR_CYCLE	[2]	显示 NAND flash 的地址周期初始设置。	0
CFG_BUS_WIDTH	[1]	显示 SROMC CS0 内存总线宽度初始设置。 0=8 位 1=16 位	0
CFG_PAGE_SIZE	[0]	显示 NAND flash 的页大小初始设置。	0

### 3.4.11. 电源模式控制寄存器

寄存器	地址	读/写	描述	复位值
PWR_CFG	0x7E00_F804	读/写	电源管理配置。	0x0000_0001
EINT_MASK	0x7E00_F808	读/写	EINT 屏蔽设置。	0x0000_0000

NORMAL_CFG	0x7E00_F810	读/写	正常模式下的电源管理配置。	0xFFFF_FF00
STOP_CFG	0x7E00_F814	读/写	停止模式下的电源管理配置。	0x2012_0100
SLEEP_CFG	0x7E00_F818	读/写	睡眠模式下的电源管理配置。	0x0000_0000

PWR_CFG	位	描述	初始状态
RESERVED	[31:17]	保留。	0x0000
MMC2_WAKEUP_MASK	[16]	MMC2唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
MMC1_WAKEUP_MASK	[15]	MMC1唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
MMCO_WAKEUP_MASK	[14]	MMCO唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
HSI_WAKEUP_MASK	[13]	HSI唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
TS_WAKEUP_MASK	[12]	触摸屏唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
TICK_WAKEUP_MASK	[11]	RTC TICK唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
ALARM_WAKEUP_MASK	[10]	RTC警告唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
MSM_WAKEUP_MASK	[9]	MSM modem唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
KEY_WAKEUP_MASK	[8]	键盘唤醒源(0: 作为一个唤醒源使用, 1: 禁用)。	0
BATF_WAKEUP_MASK	[7]	BATF唤醒源(0: 禁用, 1: 使用CFG_BATFLT域为01时, 作为一个唤醒源使用)。	0
CFG_STANDBYWFI	[6:5]	ARM1176 STADNBYWFI 的配置。 00: 忽略 01: 进入闲置模式 10: 进入停止模式 11: 进入睡眠模式	0x0
CFG_BATFLT	[4:3]	nBAT_FLT 的配置。 00: 忽略 01: 产生中断(仅当BATF_WAKEUP_MASK域为1时被使用) 11: 进入 SLEEP 模式或 E-SLEEP 模式	0x0
CFG_BATF_WKUP	[2]	XnBATF被清除后, 配置唤醒源。 0: 仅使用nWRESET 1: 使用所有睡眠模式的唤醒源	0



RESERVED	[1]	保留。	0
OSC27_EN	[0]	控制 27MHz X-tal 振荡器 pad。 (0: 禁用, 1: 使能)	1

EINT_MASK	位	描述	初始状态
RESERVED	[31:28]	保留。	0x0
EINT_WAKEUP_MASK	[27:0]	外部中断唤醒, 屏蔽EINT[27:0] (0: 作为一个唤醒源使用, 1: 禁用), 该区域反应在正常模式上。因此, 当EINT被作为一个正常的外部中断源使用时, 该区域必须清除。	0x00_0000

NORMAL_CFG	位	描述	初始状态
RESERVED	[31]	不改变。	1
IROM	[30]	0: LP模式(OFF), 1: 激活模式(ON)。	1
RESERVED	[29:17]	不改变。	0x1FFF
DOMAIN_ETM	[16]	0: LP模式(OFF), 1: 激活模式(ON)。	1
DOMAIN_S	[15]	0: LP模式(OFF), 1: 激活模式(ON)。	1
DOMAIN_F	[14]	0: LP模式(OFF), 1: 激活模式(ON)。	1
DOMAIN_P	[13]	0: LP模式(OFF), 1: 激活模式(ON)。	1
DOMAIN_I	[12]	0: LP模式(OFF), 1: 激活模式(ON)。	1
RESERVED	[11:10]	不改变。	0x3
DOMAIN_V	[9]	0: LP模式(OFF), 1: 激活模式(ON)。	1
RESERVED	[8:0]	不改变。	0x100

STOP_CFG	位	描述	初始状态
RESERVED	[31:30]	不改变。	0
MEMORY_ARM	[29]	0: LP模式(OFF), 1: 激活模式(ON)。	1
RESERVED	[28:21]	不改变。	0x00
TOP_MEMORY	[20]	0: LP模式(OFF), 1: 激活模式(Retention)。	1

RESERVED	[19:18]	不改变。	0x0
ARM_LOGIC	[17]	0: LP模式(OFF), 1: 激活模式(ON)。	1
RESERVED	[16:9]	不改变。	0x00
TOP_LOGIC	[8]	0: LP模式(Retention), 1: 激活模式(ON), 在进入停止模式之前, 该区域必须为‘0’。	1
RESERVED	[7:2]	不改变。	0x00
PLL_EN	[1]	在停止模式下, 控制PLL操作。 (0: 禁用, 1: 使能)	0
OSC_EN	[0]	在停止模式下, 控制X-tal振荡器pad。 (0: 禁用, 1: 使能)	0

SLEEP_CFG	位	描述	初始状态
RESERVED	[31:1]	保留。	0x0000_0000
OSC_EN	[0]	在睡眠模式下, 控制X-tal振荡器pad。 (0: 禁用, 1: 使能)	0

### 3.4.12. 系统稳定计数器

寄存器	地址	读/写	描述	复位值
OSC_FREQ	0x7E00_F820	读/写	振荡器频率刻度计数器。	0x0000_000F
OSC_STABLE	0x7E00_F824	读/写	振荡器 pad 稳定计数器。	0x0000_0001
PWR_STABLE	0x7E00_F828	读/写	电源稳定计数器。	0x0000_0001
MTC_STABLE	0x7E00_F830	读/写	MTC 稳定计数器。	0xFFFF_FFFF

OSC_FREQ	位	描述	初始状态
RESERVED	[31:4]	保留。	0x0000
OSC_FREQ_VALUE	[3:0]	振荡器频率刻度计数器。 (OSC_FREQ_VALUE / <i>oscillator_frequency</i> )	0xF