

ERRINTSTSEN0	0x7C200036	读/写	错误中断状态启动寄存器(0 通道)。	0x0
ERRINTSTSEN1	0x7C300036	读/写	错误中断状态启动寄存器(1 通道)。	0x0
ERRINTSTSEN2	0x7C400036	读/写	错误中断状态启动寄存器(2 通道)。	0x0

名称	位	描述	初始状态
	[15:9]	保留。	0
	[8]	自动 CMD12 错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[7]	当前限制错误状态有效。 这个功能在该版本不执行。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[6]	数据最后位错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[5]	数据 CRC 错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[4]	数据超时错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[3]	指令索引错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[2]	指令最后位错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[1]	指令 CRC 错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[0]	指令超时错误状态有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0

27.4.22. 正常中断信号启动寄存器

该寄存器用于选择主机系统哪一个中断状态作为中断。这些中断状态将共享相同的 1 位中断线。

寄存器	地址	读/写	描述	复位值
NORINTSIGEN0	0x7C200038	读/写	正常中断信号启动寄存器(0 通道)。	0x0
NORINTSIGEN1	0x7C300038	读/写	正常中断信号启动寄存器(1 通道)。	0x0
NORINTSIGEN2	0x7C400038	读/写	正常中断信号启动寄存器(2 通道)。	0x0

名称	位	描述	初始状态
	[15]	固定为 0。 主设备将利用错误中断信号启动寄存器控制错误中断。	0
EnSigFIA3	[14]	FIFO SD 地址指示器中断 3 信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
EnSigFIA2	[13]	FIFO SD 地址指示器中断 2 信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
EnSigFIA1	[12]	FIFO SD 地址指示器中断 1 信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
EnSigFIA0	[11]	FIFO SD 地址指示器中断 0 信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
EnSigRWait	[10]	读等待中断信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
EnSigCCS	[9]	CCS 中断信号有效。 指令完成信号中断位用于 CE-ATA 接口模式。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[8]	卡中断信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[7]	卡移除信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0

	[6]	卡插入信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[5]	缓冲区读就绪信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[4]	缓冲区写就绪信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[3]	DMA 中断信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[2]	块间隔事件信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[1]	传输完成信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[0]	命令完成信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0

27.4.23. 错误中断信号启动寄存器

该寄存器用于选择主机系统哪一个中断状态作为中断。所有的状态位共享相同的 1 位中断线。

寄存器	地址	读/写	描述	复位值
ERRINTSIGEN0	0x7C20003A	读/写	错误中断信号启动寄存器(0 通道)。	0x0
ERRINTSIGEN1	0x7C30003A	读/写	错误中断信号启动寄存器(1 通道)。	0x0
ERRINTSIGEN2	0x7C40003A	读/写	错误中断信号启动寄存器(2 通道)。	0x0

名称	位	描述	初始状态
	[15:9]	保留。	0
	[8]	自动 CMD12 错误信号启动。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[7]	当前限制错误信号有效。	0

		这个功能在这个版本中不能被执行。 ‘1’ = 有效 ‘0’ = 屏蔽	
	[6]	数据最后位错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[5]	数据 CRC 错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[4]	数据超时错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[3]	指令索引错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[2]	命令最后位错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[1]	指令 CRC 错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0
	[0]	指令超时错误信号有效。 ‘1’ = 有效 ‘0’ = 屏蔽	0

27.4.24. 自动 CMD12 错误状态寄存器

当自动 CMD12 错误状态被设置，主机驱动器检查这个寄存器来鉴别自动 CMD12 显示的是什么类型错误。这个寄存器只有当自动 CMD12 错误被设置时有效。

寄存器	地址	读/写	描述	复位值
ACMD12ERRSTS0	0x7C20003C	ROC	自动 CMD12 错误状态寄存器 (0 通道)。	0x0
ACMD12ERRSTS1	0x7C30003C	ROC	自动 CMD12 错误状态寄存器 (1 通道)。	0x0
ACMD12ERRSTS2	0x7C40003C	ROC	自动 CMD12 错误状态寄存器 (2 通道)。	0x0

名称	位	描述	初始状态
	[15: 8]	保留。	0

	[7]	指令不被“自动 CMD12 错误”发出 设置该位为 1 意味着 CMD_wo_DAT 不被执行,由于寄存器中自动 CMD12 错误 (D04~D01)。 ‘1’ = 没有发出 ‘0’ = 无错误	0
	[6:5]	保留。	0
	[4]	自动 CMD12 索引错误。 如果对指令的应答中指令索引发生错误,该错误发生。 ‘1’ = 错误 ‘0’ = 无错误	0
	[3]	自动 CMD12 末位错误。 当检测指令末位的应答是 0 时,该错误发生。 ‘1’ = 错误发生 ‘0’ = 无错误	0
	[2]	自动 CMD12 CRC 错误。 当在指令应答检测到 CRC 错误时,该错误发生。 ‘1’ = CRC 错误发生 ‘0’ = 无错误	0
	[1]	自动 CMD12 超时错误。 如果在 64 SDCLK 周期内没有应答返回。如果该位设置为 1,其它的错误状态位 (D04-D02) 无意义。 ‘1’ = 超时 ‘0’ = 无错误	0
	[0]	自动 CMD12 没有执行。 如果由于指令错误,存储器多区段数据传输没有开始,该位不设置,因为它不需要发出自动 CMD12。设置该位到 1,意思是由于一些错误主机控制器不能发出自动 CMD12 来停止存储器多时钟数据传输。如果该位设置为 1,其它的错误状态 (D04-D01) 位无意义。 ‘1’ = 不执行 ‘0’ = 执行	0

自动 CMD12 CRC 错误和 CMD12 超时错误的关系,如表 27-5 所示。

表 27-5 自动 CMD12 CRC 错误和 CMD12 超时错误的关系

自动 CMD12 CRC 错误	自动 CMD12 超时错误	错误种类
0	0	无错误
0	1	应答超时错误
1	0	应答 CRC 错误

1	1	CMD 线冲突
---	---	---------

27.4.25. 容限寄存器

对于主机控制器执行，该寄存器为主机驱动器提供了详细信息。上电初始化期间，主机控制器执行这些值作为固定的或者从闪存载入。

寄存器	地址	读/写	描述	复位值
CAPAREG0	0x7C200040	读/写	容限寄存器(0 通道)。	0x05E00080
CAPAREG1	0x7C300040	读/写	容限寄存器(1 通道)。	0x05E00080
CAPAREG2	0x7C400040	读/写	容限寄存器(2 通道)。	0x05E00080

名称	位	描述	初始状态
	[31:27]	保留。	1
	[26]	电压支持 1.8V (HWInit)。 ‘1’ =支持 1.8V ‘0’ =不支持 1.8V	0
	[25]	电压支持 3.0V (HWInit)。 ‘1’ =支持 3.0V ‘0’ =不支持 3.0V	1
	[24]	电压支持 3.3V (HWInit)。 ‘1’ =支持 3.3V ‘0’ =不支持 3.3V	1
	[23]	暂停/恢复支持 (HWInit)。 这个位指示是否主机控制器支持暂停/恢复功能。如果这个位置是 0，不支持延缓/恢复设置，并主机驱动器也不发出暂停/恢复指令。 ‘1’ = 支持 ‘0’ = 不支持	1
	[22]	DMA 支持 (HWInit)。 这个位指示是否主机控制器是能够使用 DMA 直接传输数据在系统内存和主机控制器之间。	1

		‘1’ = 支持 DMA ‘0’ = 不支持 DMA	
	[21]	高速支持 (HWInit)。 这个位显示是否主机控制器和主系统支持高速模式，并且它们能支持从 25~50MHz 的 SD 时钟频率。 ‘1’ =支持高速 ‘0’ =不支持高速	1
	[20:18]	保留。	0
	[17:16]	最大块的长度(HWInit)。 这个值显示主机驱动器在主控制器里能读写到缓冲器最大块的大小。不需要等待周期的缓冲器传输块的大小。3 个块的大小被定义如下显示： ‘00’ = 512 字节 ‘01’ = 1024 字节 ‘10’ = 2048 字节 ‘11’ = 保留	0
	[15:14]	保留。	0
	[13:8]	基础时钟频率对于 SD 时钟 (HWInit)。 这个值显示适用于 SD 时钟的基础时钟频率（最大）。 单元值是 1MHz。如果真实的频率是 16.5MHz，较大的值被设置为 01 0001b (17MHz)，因为主机驱动器使用这个值计算时钟分配器的值（参考时钟控制寄存器中 SDCLK 频率选择）。并且不能超过 SD 时钟频率的上限。支持时钟范围是 10~63MHz。如果这些位都是 0，主系统不得不通过其它方法得到信息。 非 ‘0’ =1~63MHz 000000b =通过其它方法得到信息	0
	[7]	超时时钟单位(HWInit)。 这个位显示用来检测数据的超时错误的基础时钟频率的单位。 ‘0’ =kHz, ‘1’ =MHz	1
	[6]	保留。	0
	[5:0]	超时时钟频率 (HWInit)。 这个位显示用于检测数据超时错误的基础时钟频率。超时时钟单位详细说明了这个域值的单位。 超时时钟单位 =0 [kHz] 单位: 1~63KHz 超时时钟单位 =1 [MHz] 单位: 1~63MHz 没有 0 = 1kHz 到 63kHz 或 1~63MHz 00 0000b =通过其它方法得到信息	0

27.4.26. 最大电流容限寄存器

这个寄存器指示最大的电流容限。如果电压支持在容限寄存器中被设置，那么这个最大电流容限值是

很有意义的。如果主机系统通过另一种方法提供这个信息，所有的最大电流容限寄存器将是 0。

寄存器	地址	读/写	描述	复位值
MAXCURR0	0x7C200048	HWInit	最大电流容限寄存器(0 通道)。	0x0
MAXCURR1	0x7C300048	HWInit	最大电流容限寄存器(1 通道)。	0x0
MAXCURR2	0x7C400048	HWInit	最大电流容限寄存器(2 通道)。	0x0

名称	位	描述	初始状态
	[31:24]	保留。	
	[23:16]	对于 1.8V (HWInit)最大电流。	0
	[15:8]	对于 3.0V (HWInit)最大电流。	0
	[7:0]	对于 3.3V (HWInit)最大电流。	0

如表 27-6 所示，描述了每种电平的电流支持。

表 27-6 最大电流值定义

寄存器值	电流值
0	通过其它方式获得信息
1	4mA
2	8mA
3	12mA
...	...
255	1020mA

27.4.27. 控制寄存器 2

该寄存器包含 SD 指令变元。

寄存器	地址	读/写	描述	复位值
CONTROL2_0	0x7C200080	读/写	控制寄存器 2 (0 通道)。	0x0
CONTROL2_1	0x7C300080	读/写	控制寄存器 2 (1 通道)。	0x0
CONTROL2_2	0x7C400080	读/写	控制寄存器 2 (2 通道)。	0x0

名称	位	描述	初始状态
Reserved	[31]	保留。	0
CmdCnfmask	[30]	指令冲突屏蔽启动。 这个位可以屏蔽启动命令冲突状态（“错误中断状态寄存器”的位[1: 0]）。 0 = 屏蔽无效 1 = 屏蔽有效	0
CDInvRXD	[29]	卡检测信号倒置对于 RX_DAT[3]。 0=禁止, 1=有效	0
SelCardOut	[28]	卡移除条件选择。 0= 卡移除条件是“无卡插入”状态。 1= 卡移除状态是“卡拔出”状态。	0
FltClkSel	[27: 24]	滤波器时钟 (iFLTCLK) 选择。 滤波器时钟周期 = $2^{(FltClkSel + 5)} \times iSDCLK$ 周期 0000 = $25 \times iSDCLK$, 0001 = $26 \times iSDCLK$... 1111 = $220 \times iSDCLK$	0
LvlDAT	[23: 16]	DAT 线电平。 BIT[23]=DAT[7], BIT[22]=DAT[6], BIT[21]=DAT[5], BIT[20]=DAT[4], BIT[19]=DAT[3], BIT[18]=DAT[2], BIT[17]=DAT[1], BIT[16]=DAT[0] (只读)	线状态
EnFBCLKT	[15]	反馈时钟有效对于发送数据/指令时钟。 ‘0’ =禁止, ‘1’ =有效	0
EnFBCLKR	[14]	反馈时钟有效对于接收数据/指令时钟。 ‘0’ =禁止, ‘1’ =有效	0
SDCDSe1	[13]	SD 卡检测信号选择。 卡检测引脚电平并不是简单地反映 SDCD#引脚, 但是从 SDCD, DAT[3], 或者 CDTestlvl 中选择依据 CDSigSel 和该域 (SDCDSe1) 的值。 ‘0’ =nSDCD 用于 SD 卡检测信号 ‘1’ =DAT[3] 用于 SD 卡检测信号	0
CardSync	[12]	SD 卡检测同步支持。 该区域用于有效输出 CMD 和 DAT, 当设置时, 参考 PWRCON 寄存器 SD 总线电源位。 ‘0’ =不同步, 没有交换输出有效信号(指令, 数据) ‘1’ =同步, 控制输出有效信号(指令, 数据)	0
TxBStartEn	[11]	CE-ATA I/F 模式。 发送数据启动状态前忙碌状态检测。 0=禁止, 1=有效	0
DFCnt	[10: 9]	反跳滤波器计数。 反跳滤波器计数设置寄存器用于卡检测信号输入 (SDCD#)。 00 = 不使用反跳滤波器 01 = $4 \times iSDCLK$ 10 = $16 \times iSDCLK$ 11 = $64 \times iSDCLK$	0
EnSCHold	[8]	SDCLK 操作有效。	0

		通过主机控制器，完成出入时钟操作状态。 0=禁止, 1=有效	
RwaitMode	[7]	读等待释放控制。 0 = 主机控制器释放读等待状态（自动） 1 = 主机设备释放读等待状态（手动）	0
DisBufRD	[6]	缓冲器读取禁止。 0 = 正常模式，用 0x20 寄存器使用者可以读缓冲区（FIFO）数据 1 =使用者不能用 0x20 寄存器读取到缓冲器（FIFO）的数据。在此情况下，只能通过存储器区域读取缓冲区存储器。（用于调试）	0
SelBaseClk	[5: 4]	基础时钟源选择。 00 或 01 = HCLK, 10 = EPLL 输出时钟（来自系统） 11 = 外部时钟源（XTI 或 XEXTClk）	00
PwrSync	[3]	SD OP 电源同步支持 SD 卡。 该域用于使输入 CMD 和 DAT 有效。当设置时，参考 PWRCON 寄存器的 SD 总线电源位。 ‘0’ = 不同步，没有转换输入有效信号（指令，数据） ‘1’ = 同步，控制输入有效信号（指令，数据）	0
ModePwrPin	[2]	保留。	0
EnSDCLKmsk	[1]	当卡插入被清除时，SDCLK 输出时钟屏蔽。当处于无卡状态时，设置该区域为高位来停止 SDCLK。 ‘0’ = 禁止，‘1’ = 有效	0
HwInitFin	[0]	SD 主机控制器硬件初始化完成。 0 = 未完成 1 = 完成	0

注：如果卡不支持读取等待以保证接收数据不会被覆盖到内部 FIFO 存储器，始终确保设置 SDCLK 有效启用 (EnSCHold)

注：读传输过程中，当 SDCLK 控制启动被设置时，CMD_wo_DAT 发出被禁止。

27.4.28. 控制寄存器 3 寄存器

寄存器	地址	读/写	描述	复位值
CONTROL3_0	0x7C200084	读/写	FIFO 中断控制(控制寄存器 3) (0 通道)。	0x7F5F3F1F
CONTROL3_1	0x7C300084	读/写	FIFO 中断控制(控制寄存器 3) (1 通道)。	0x7F5F3F1F
CONTROL3_2	0x7C400084	读/写	FIFO 中断控制(控制寄存器 3) (2 通道)。	0x7F5F3F1F

名称	位	描述	初始状态
----	---	----	------