




图 7.8 (a) 多层线圈表面涡流按指数规律递增; (b) 安培定律指出, 流过第一层的电流集中在远离铁氧体材料的那一面

试着沿薄片 1、2 的中心线构成的闭环对 $H \, dl$ 进行积分。由于该平面上的磁场强度为零, 所以根据安培定则, 该平面上包围的电流也为零。既然流过薄片 1 右侧面的电流为 1A (沿“+”号方向), 那么流过薄片 2 左侧面的电流必定也为 1A, 方向以“-”号 (或叉号) 表示。


流过 3 个薄片的净电流为 1A, 所以必定有 -1A 的电流流过薄片 2 的左侧面, 右侧面的电流为 +2A。

同理可得, 薄片 3 左侧面的电流为 -2A, 右侧面的电流为 +3A。

从以上分析可以推断出, 邻近效应产生的涡流的大小随着线圈层数的增加而按指数规律递增, 下节中的 Dowell 分析将从数量上证明这个结论。

7.5.6.3 Dowell 曲线中的邻近效应和交/直流阻抗比

Dowell 分析产生了图 7.9 所示的被广泛应用的 Dowell 曲线。它描述了交/直流阻抗比与系数 $\frac{h\sqrt{F_1}}{\Delta}$ 的关系。式中, h 为圆导线的有效高度, $h = 0.866d$; Δ 为集肤深度, 见表 7.5; F_1 为铜层系数, $F_1 = N_1 d / w$ (N_1 为每层匝数, w 为绕组层宽度, d 为绕组直径)。对于薄片来说, $F_1 = 1$ 。



F_R 为 $\frac{h\sqrt{F_1}}{\Delta}$ 和层数的函数, p 为每个绕组所占的比例

$$R_{AC} = R_{dc} F_R$$

当 $\frac{h\sqrt{F_1}}{\Delta} > 5$ 时

$$F_R \rightarrow \frac{2p^2 + 1}{3} \cdot \frac{h\sqrt{F_1}}{\Delta}$$

图 7.9 邻近效应产生的交/直流阻抗比 (参考文献 13)

图中给出了一系列不同 p 值下的比值, p 是指每部分所含的线圈层数。这里的“部分”定义为低频磁通势 ($\oint H dl = 0.4\pi NI$) 从零变化到峰值之间的区域。

“部分”经常会被误解, 所以在这里需要解释一下。假设初级和次级都为多层绕组, 初级位于骨架最里面, 次级位于其上, 如图 7.10 (a) 所示。现在向外移动其他层 (最低层的初级不动), 则磁通势 ($\oint H dl = 0.4\pi NI$) 会线性增加。由于这个线性积分值与绕组层离最低层初级的距离成正比, 所以距离越远, 其包围的安匝数越多。因此在初/次级表面, $\oint H dl$ 已达到最大值, 并开始线性下降。在传统的变压器中 (不同于反激变换器), 次级安匝数往往与初级安匝数同步, 但方向相反。换一种说法就是, 如果初级电流是流进的 (以端点为原点), 则次级电流必定是流出的。

当对最后一层次级进行线性积分时, $\oint H dl$ 已经降为零。这可以理解为次级所有安匝数抵消了初级的安匝数 (除了初级很小的励磁电流以外)。

因此,“部分”就是指磁场强度从零到峰值的区域。对排列顺序如图 7.10 (a) 所示的双层初级、双层次级的变压器来说,每部分 p 的层数为 2。图 7.9 中,若假设 $\frac{h\sqrt{F_1}}{\Delta}$ 为 4,则 R_{ac}/R_{dc} 约为 13。

每半个次级的安匝数为初级总安匝数的一半,如果将初级和次级两个绕组层像图 7.10(b) 所示那样交叉排列,则其低频磁通势可参考其相关图表得到。




图 7.10 (a) 对于双层初/次级变压器来说,如果初/次级层没有交错排列,则低频磁通势就会累积。“部分”定义为磁通势从零到峰值之间的区域。这里每部分有两层,“每部分层数”的差异如图 7.9 所示。
(b) 初/次级层交错排列,每部分的层数减少为 1,交/直流阻抗比显著减小,如图 7.9 所示

此时,磁通势从零到峰值区域内的绕组层数仅为 1,对同样的 $\frac{h\sqrt{F_1}}{\Delta}$ 值(为 4,如图 7.9 所示),每部分 R_{ac}/R_{dc} 的比值仅为 4(而不是 13)。也就是说,无论是初级还是次级,其交流阻抗只有直流阻抗的 4 倍(而不是 13 倍)。

在图 7.9 中应注意每部分的层数减为 1/2,这样做的优点从图 7.11 看出。这种情况下,如果次级只有一层,则低频磁通势为零的点将正如处于次级层的中心处。所以当取同样的 $\frac{h\sqrt{F_1}}{\Delta}$ 值(为 4)时,从图 7.9 可以看出, R_{ac}/R_{dc} 为 2 而不是 4,但前提是单层次级没有像图 7.11 那样与初级交错排列。

在选择初级线径或次级薄片厚度方面,图 7.9 是很有价值的。这里的电流密度不是先前的 500 圆密耳每有效值安培。因为先前的值通常会导致高频时, h/Δ 值很大,从图 7.9 可以看出,即 R_{ac}/R_{dc} 很大。




图 7.11 每“部分”只有半层，如图 7.9 所示。单层的次级夹在两个半初级之间，初级的安匝数被次级的电流分为两半。根据图 7.9 中的“每部分层数”的概念可知，半个次级的每部分层数为半层

用户经常会选择直径较小的绕线或厚度较小的薄片，以使 $\frac{h\sqrt{F_l}}{\Delta}$ 不超出预定范围（如 1.5）。当然这样会增加 R_{dc} 值，但由于 R_{ac}/R_{dc} 减小了， R_{ac} 也会减小，从而减小了铜损。

对于双层初级、双层次级的推挽电路而言，绕组应像图 7.12 (a) 所示那样交错排列。同时导电的初级和次级是相邻的，因为如果使不导电的次级与导电的初级相邻，如图 7.12 (b) 所示，就算次级不导电，也会感应出涡流。




图 7.12 推挽电路变压器层数的正确排序 (a) 与不正确排序 (b)。由于邻近效应，如图 7.12 (b) 所示的排序将比图 7.12 (a) 所示的排序产生更多的涡流损耗

可以将不导电的次级放在导电的次级外部。其所处区域内, 半个初级和半个次级的安匝数在每半个周期的导电时间内相互抵消, 因此线性积分 $\oint H \, dl$ 为零, 磁通势为零, 所以当相对的另半个次级导电时, 没有涡流在该半个次级流过。

值得注意的是, 在反激电路中, 初级电流和次级电流不是同步的。因此, 将初/次级绕组交错排列时不会产生邻近效应, 只需根据“500 圆密耳每有效值安培”规则采用更少的层数并应用质量更好的绕线就可以了。因为虽然此时直流阻抗增加了, 但从图 7.9 可见, R_{ac}/R_{dc} 减小了。

参考文献

- 1 Ferroxcube-Philips Catalog, *Ferrite Materials and Components*, Saugerties, NY.
- 2 Magnetics Inc. Catalog, *Ferrite Cores*, Butler, PA.
- 3 TDK Corp. Catalog, *Ferrite Cores*, M. H. & W International, Mahwah, NJ.
- 4 Siemens Corp. Catalog, *Ferrites*, Siemens Corp., Iselin, NJ.
- 5 MMPA Publication PC100, *Standard Specifications for Ferrite Pot Cores*, MMPA, 800 Custer St., Evanston, IL.
- 6 MMPA Publication UE 1300 *Standard Specifications for Ferrite U, E And I Cores*, MMPA, 800 Custer St., Evanston, IL.
- 7 IEC Publications 133, 133A, 431, 431A, 647, American National Standards Institute, 1430 Broadway, New York.
- 8 A. I. Pressman, *Switching and Linear Power Supply, Power Converter Design*, pp. 116-120, Switchtronix Press, Waban, MA, 1977.
- 9 A. Kennelly, F. Laws, and P. Pierce, "Experimental Researches on Skin Effect in Conductors," *Transactions of AIEE*, 34: 1953, 1915.
- 10 F. Terman, *Radio Engineer's Handbook*, p. 30, McGraw-Hill, New York, 1943.
- 11 L. Dixon, *Eddy Current Losses in Transformer Windings and Circuit Wiring*, Unitrode Corp. Power Supply Design Seminar Handbook, Unitrode Corp., Watertown MA, 1988.
- 12 E. Snelling, *Soft Ferrites*, pp. 319-358, Iliffe, London, 1969.
- 13 P. Dowell, "Effects of Eddy Currents in Transformer Windings," *Proceedings IEE* (U.K.), 113(8): 1387-1394, 1966.
- 14 P. Venkatramen, "Winding Eddy Currents in Switchmode Power Transformers Due to Rectangular Wave Currents," *Proceedings Powercon 11*, 1984.
- 15 B. Carsten, "High Frequency Conductor Losses in Switchmode Magnetics," *High Frequency Power Converter Conference*, pp. 155-176, 1986.
- 16 A. Richter, "Litz Wire Use in High Frequency Power Conversion Magnetics," *Powertechnics Magazine*, April 1987.

第 8 章 双极型大功率晶体管的基极驱动电路

8.1 概述

在过去的 5 到 8 年里,开关电源领域中,双极型大功率晶体管正逐渐被 MOSFET 管取代。在以后的设计中,将会更多地使用 MOSFET 器件。

然而,仍然有一些场合会继续使用双极型晶体管(一般多用于低功率场合,因为它的价格相对较低)。由于双极型晶体管在少数场合仍然表现出优势,并且某些应用中的绝大多数开关电源最初都是使用双极型晶体管的,所以对于一个设计者来说,熟悉它们的主要特性,了解早期的设计方式,对解决可能发生的故障是非常重要的。

采用双极型晶体管设计开关电源,首先要合理地选择器件的电压和电流额定值。器件的最大电压和电流应力取决于所选的拓扑、输入电压及其波动范围和输出功率。本章对每个拓扑进行分析时都给出了这些应力的计算公式及其推导过程。

对于功率器件的整体可靠性来说,双极型晶体管基极驱动电路的设计方法和晶体管电压和电流额定值的选择同样重要。下面将讨论基极驱动电路设计的一般规则及典型设计方案。

8.2 双极型基极驱动电路的设计规则

一个好的基极驱动电路应当具有 8.2.1 节至 8.2.6 节所描述的标准和参数。

8.2.1 器件导通期间的电流要求

基极输入电流应足够大,以使在输入电压最低、输出功率最大、晶体管增益(即 β 值)最小的情况下,集射极间电压能够在导通时刻的峰值电流流过时维持在较低水平(0.5~1.0V)。

设计时必须考虑到,晶体管的 β 值具有 4 倍的变化范围。厂商器件手册(图 8.1)中的电流电压曲线($I_{ce}-V_{ce}$)通常对应于典型或常用的 β 值。可以假设,最小 β 值是曲线中给出的典型值的一半,最大 β 值为典型值的两倍。

在大多数拓扑中,大功率晶体管的电流波形具有从零开始的斜坡形状,或者从某个值开始的斜坡形状。因此基极电流应当足够大,以满足在输入电压最小、负载最大、晶体管的 β 值最小且 I_c 达到斜坡峰值时, V_{ce} 电压约为 0.5~1.0V。对于工作于不连续模式且峰值电流比平均电流大很多的反激变换器来说,基极驱动电流的要求更是如此。




图 8.1 典型高压大电流双极型晶体管 2N6676 (15A, 450V) 的 ($I_{ce}-V_{ce}$) 曲线。这样的曲线通常是具有典型 β 值的管子的曲线。基于厂商提供的产品资料, 最低 β 值的管子其 β 值大约是图中所示 β 值的一半, 最高 β 值的管子则大约是其两倍

8.2.2 导通瞬间基极过驱动峰值输入电流 I_{b1}

为了保证迅速导通集电极电流, 需要有一个持续时间很短且峰值约为导通期间平均值 2~3 倍的基极尖峰电流供给基极。该尖峰的持续时间仅为最小导通时间的 2%~3%, 如图 8.2 (a) 所示。

图 8.2 (b) 给出了这种“导通过驱动”效应的图示。如果对导通速度没有要求, 则为了获得要求的集电极电流 (I_{c1}) 所需要的基极输入电流 (I_{b1}) 只要满足将电压 V_{ce} 降低到集电极负载线和 I_c/V_{ce} 曲线的交点处的饱和电压 $V_{ce(sat)}$ 的水平上就可以了。





图 8.2 (a) 最优的基极电流波形; (b) 通过基极电流过驱动加快集电极电流上升的速率

在满足上面要求的 I_{b1} 的作用下, 集电极电流将以某个时间常数 t_a 呈指数上升, 并且在 $3t_a$ 的时间内进入 $I_{c1} \pm 5\%$ 的范围内。

然而, 若基极电流为 $2I_{b1}$ (过驱动系数为 2), 集电极电流将迅速上升, 直至 $2I_{c1}$ 。如果没有电源电压和负载阻抗的限制, 它将在相同的时间 $3t_a$ 后达到 $2I_{c1}$ 。但由于集电极电流受电源电压和负载阻抗的限制, 它只能达到 I_{c1} 。因此集电极电流仅需要 $0.69t_a$ 的时间内达到期望值 I_{c1} , 而非 $3t_a$ 。

类似地, 如果过驱动系数为 3 ($I_b = 3I_{b1}$), 则集电极电流会迅速上升, 直到接近于 $3I_{c1}$ 。如果没有负载阻抗和电源电压的限制, 它将在相同的时间 $3t_a$ 后达到 $3I_{c1}$ 。但事实上集电极电流受到限制, 它只能达到 I_{c1} 。因此集电极电流是在 $0.4t_a$ 时间内达到期望值 I_{c1} 的, 而非 $3t_a$ 。

为加速晶体管的导通, 过驱动系数通常选为 2~3。这个过驱动系数用于具有典型 β 值的晶体管。 β 值低的晶体管速度很快, 不需要高的过驱动系数。而 β 值高的晶体管速度慢, 其相应的过驱动系数大约为典型 β 值晶体管的两倍, 即 4。

8.2.3 基极关断反向电流尖峰 I_{b2}

如果在晶体管关断时, 基极输入电流下降到零, 则集电极电流在一段时间 (储存时间 t_s) 内将维持不变, 集电极电压将仍然保持为其饱和电压 (约为 $0.5V$)。当该电压开始上升的时候, 速度也相对较慢。

出现这种现象是因为基射极间的电路就像被充了电的电容。集电极电流在关断后的短时间内持续流通, 直到储存在基极的电荷通过外部基射极之间的电阻被抽走为止。而在通常情况下, 为使 β 值最小的晶体管的集射极间的电压在工作时降低至 $0.5V$ 左右, 基极输入电流一般都比较大大, 从而造成基极储存了过量电荷。所以 β 值较大甚至有正常 β 值的晶体管都会有过大的基极电流和很长的储存时间。

因此, 双极型晶体管需要一个短暂的反向基极尖峰电流 I_{b2} 抽走基极储存的电荷, 这样就可以减小储存时间, 提高开关频率, 同时能够显著地减小关断期间的功率损耗。

由图 8.3 (a) 所示的关断期间的 I_c/V_{ce} 曲线可知, V_{ce} 开始迅速上升前的 $t_1 \sim t_2$ 时间里, 晶体管缓慢退出饱和状态, 同时集电极电流维持在峰值上。在这期间, 集射极间电压比饱和值 (约为 $0.5 \sim 1.0V$) 要高出很多。


关断损耗在双极型晶体管的总损耗中占了很大的比例。反向基极电流尖峰 (图 8.2 (a)) 可以减小这个损耗, 因为它缩短了 $t_1 \sim t_2$ 的时间。缩短了储存时间, 管子就可以工作在更高的频率下。

通常厂商会提供在不同的集电极电流的情况下, I_c/I_{b1} 和 I_c/I_{b2} 的取值在 5~10 之间的晶体管储存时间及上升、下降时间的曲线 (图 8.3 (b) 和图 8.3 (c))。


8.2.4 关断瞬间基射极间的反向电压尖峰

双极型晶体管有三个重要的集射极间的电压额定值, 即 V_{ceo} 、 V_{cer} 和 V_{cer} 。其中, V_{ceo} 是在关断期间, 当基射极开路的时候, 集射极间能够承受的最大电压。它是器件的最小额定电压。

如果基射极间的电阻很小 ($50 \sim 100\Omega$), 那么在关断状态下晶体管能够承受一个更高的电压 V_{cer} 。



开通时间



关断时间




图 8.3 (a) 大功率晶体管(集电极无缓冲器)关断时,典型的集电极电流下降和集电极间电压上升过程。

(b) 典型的高压大电流双极型晶体管 2N6836 (15A、850V) 的开关时间 (Motorola 公司提供)

晶体管能够安全承受的最高电压为 V_{ceV} 。这是在关断的瞬间出现漏感尖峰时 (图 2.1 和 2.10) 晶体管能够承受的最大电压。只有在关断期间,如图 8.4 所示,基极存在一个 $-1 \sim -5V$

的反向尖峰电压时, 晶体管才能承受这个电压。反向偏置的基极电压或电压尖峰必须由基极驱动电路提供, 其持续时间必须大于漏感尖峰的持续时间。




图 8.4 2N6836 的反向偏置安全工作区域 (RBSOA)。在关断期间, I_c - V_{ce} 曲线不能越过给出的边界。就算是一次越界也可能损坏晶体管, 因为电流会集中在芯片的某个小部分, 导致局部过热。若在关断瞬间加上 $-1 \sim -5V$ 的反偏电压, 则晶体管可工作在边界 OABC 以内。若关断时 $V_{be}=0$, 则晶体管只能工作在 ODE 区域内 (Motorola 公司提供)

8.2.5 能同时满足高、低 β 值的晶体管工作要求的设计方案

产品的 β 值的离散性很大, 可能相差 4 倍之多。如果基极电流可以较好的驱动 β 值低的晶体管, 那么它将对 β 值高的晶体管造成很强的过驱动, 导致过长的储存时间。如果要缩短过长的储存时间, 需要的反向基极电流就会相当大。

8.2.6 驱动效率

由于集电极额定电流大的晶体管的 β 值通常较小, 所以要求其基极传输大电流。如果该电流不是经由降压变压器得到, 而直接由高压电源获得, 其效率就会很低。

例如, 高速大功率晶体管 2N6836, 其额定电流为 15A, V_{ceV} 为 850V。当它应用在离线式变换器中, 由于额定电流为 15A, 最小电流增益为 5, 所以需要至少 3A 的基极电流。

如果这个基极电流来自 6V 的电压源, 使用推挽电路提供, 假定基极驱动的占空比为 80%, 则基极的驱动损耗 (在电压源侧) 会高至 14.4W (总占空比为 0.8), 这是不允许的。因此, 一个好的基极驱动电路应通过一个降压—增流式变压器从辅助电源上获得能量。

8.3 贝克 (Baker) 钳位

变压器驱动 Baker 钳位^[1~4]是一种广泛使用的基极驱动电路, 使用元器件少, 成本低, 且满足 8.2.1~8.2.6 节提到的全部 6 个要求。

Baker 钳位电路是由变压器驱动的, 能够很好地解决输出地上的脉宽调节芯片 (PWM 芯片和辅助电源在离线式变换器中最好与输出共地) 与输入地上的功率晶体管基极 (见图 6.19