quartusii5.0编译问题！！！进来看看啊！！！ 编译

YAMEIDE1

我新建一个工程
导入一个verilog文件，文件没有语法问题
compile时
编译器告诉我：
Error: Top-level design entity "deleteme" is undefined
怎么回事啊！！！！！！！！！！！

admiral1

显然 deleteme 这个没有定义么

YAMEIDE1

怎么定义啊！！！

admiral1

deleteme 你的顶层文件是什么文件啊？

YAMEIDE1

什么是顶层文件？

admiral1

我倒！！ 呵呵
你先多看看书 吧

YAMEIDE1

拜托说啊！！！
我只想把自己编的verilog文件调通啊！！！

admiral1

如果你的顶层文件是verilog的话
deleteme 一定是个变量或者常量吧，那就需要先定义啊
输入输出，或者是nets 型，或者是reg 型 总之是要定义一下才能用么。

yuanzhen83

你保存的文件名字要和实体名一样,实体是deleteme,保存也要是deleteme

marshelliu

在setting中指定一个top design file

nobody

你的top design现在是什么呢? 也许你在create new project时把top design设成project name了吧?

Right click你的project, 在setting中把top design改成deleteme 就行了

dspchunjie

把工程文件名保存为deleteme就是

dream-sister

Error: Can't open encrypted VHDL or Verilog HDL file "F:/altera/last_all/system/car_monitor_system/car_monitor_system/cpu.v" -- current license file does not contain a valid license for encrypted file Error: Node instance "the_cpu" instantiates undefined entity "cpu" Error: Quartus II Analysis & Synthesis was unsuccessful. 2 errors, 80 warnings Error: Quartus II Full Compilation was unsuccessful. 2 errors, 80 warnings 我在start compilation时出现这样的问题,请问各位好心的哥哥姐姐是不是license的问题啊?谁有license,传给我一份好吗?我有急用,小妹这边谢了!邮箱:dream-sistertom.com