首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

分享[Verilog Coding For Logic Synthesis]

注册会员

Rank: 2

UID
185702 
性别
男 
1#
打印
tT
oaktwig1001发表于 2008-2-28 20:44 | 只看该作者

分享[Verilog Coding For Logic Synthesis]

Synthesis, Coding, Logic, For, Verilog

从网上下的资料，希望能对大家有用！

LjgHQXRT.rar (960.45 KB)

[此贴子已经被作者于2008-2-28 20:45:59编辑过]

收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
519864 
性别
男 
2#
yashiro发表于 2008-6-5 00:44 | 只看该作者
非常感谢你，谢谢！
回复 引用

TOP

返回列表