CPLD 可以用常用的时序逻辑电路表达吗？ 时序, CPLD, 逻辑电路, 表达

my_zjf_

我遇到了一个时序有CPLD完成的电路，想把它用常用的逻辑门电路实现，请教各位该怎么实现？我不懂CPLD的。

CPLD的输入：三引脚  A0,WE,RD   输出：两个引脚　　WE１,RD１

CPLD语言如下：

CPLD_RD/WR=not（(not A0)or WORD orHALFWORD）;

CPLD_WE1=not(A0 or WORD or HALFWORD);

 

stone133

当然可以，你写的程序综合出来你可以看一看，门级电路的结构和分离的逻辑器件很相似，74系列的有很多，比如D触发器，与门或门什么的

my_zjf_

非常感谢

stone133

不过在成本允许的情况下使用CPLD等可编程器件就可以使你的设计更具灵活性，从学习的角度也有一定好处

32kmcu

你说的是纯粹的组合逻辑,非时序电路,这在任何PLD上可以轻松完成