首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA与CPU区别

FPGA与CPU区别

CPU与FPGA的根本区别在于软件与硬件的差异。CPU为冯诺依曼结构,串行地执行一系列指令;而FPGA可以实现并行操作,就象在一个芯片中嵌入多个CPU,其性能会是单个CPU的十倍、百倍。一般来说,CPU可以实现的功能,都可以用硬件设计的方法由FPGA来实现。当然,极其复杂的算法用硬件实现会比较困难,资源消耗也很大,如果没有高性能要求,那用硬件实现就有点得不偿失了。对于一个复杂系统而言,进行合理的软、硬件划分,由CPU(或DSP)和硬件电路(如FPGA)合作完成系统功能是非常必要的,也是高效的。
   


实际上,推动某项或几项技术发展方向的真正动力是市场与技术的综合因素,技术本身或内在的发展惯性并不是最重要的,或者说并非唯一决定性因素。
        在无线通信基础设施、汽车电子、智能视频监控、工业自动化控制和航空航天等嵌入式应用领域,目前的市场需求是:以更低成本、更低功耗、更小尺寸处理日益复杂的功能。这些市场需求正推动着FPGA、CPU、DSP等不同技术走向融合。
        对FPGA技术来说,早期研发在5年前就已开始尝试采用多核和硬件协处理加速技术朝系统并行化方向发展。在实际设计中,FPGA已经成为CPU的硬件协加速器,很多芯片厂商采用了硬核或软核CPU+FPGA的模式,今后这一趋势也将继续下去。
CPU+FPGA模式的兴起
        赛灵思根据市场需求,率先于2010年4月28日发布了集成ARM Cortex-A9CPU和28nmFPGA的可扩展式处理平台(Extensible Processing Platform)架构。
        该公司全球市场营销及业务开发高级副总裁VinRatford曾在不同场合强调:“该架构颠覆了以前以FPGA为中心,CPU为辅的理念。现在以CPU为主,FPGA为辅。CPU可单独启动。这个架构针对的是嵌入式软件开发工程师,而不是FPGA工程师。”
        时隔不到一年,赛灵思于2011年3月4日又推出了可扩展处理平台Zynq-7000系列,把FPGA+ASIC+ASSP优势集成在一起,形成了对传统ASIC和ASSP市场的进一步渗透。虽然不会取代后两者,但对它们的现有地位构成了强劲挑战(参见本站报道“‘不是单纯的FPGA’——赛灵思推出可扩展处理平台Zynq-7000系列”)。
        英特尔在2010秋季IDF上发布的凌动E600C可配置处理器SoC封装中,也集成了Altera的FPGA。后者看上的是凌动的处理性能和业内最先进的芯片工艺。
        不过,一位FPGA厂商的高层人士指出:“这款可配置处理器采用开放的标准PCIe作为处理器与芯片的接口,虽然提高了设计灵活性,降低了开发难度,但是接口带宽还是略显局促。另外,在价格和功耗方面也需较大的改进。”
        英特尔对此回应表示,该SoC的性能完全可以满足我们目前所涉及的市场领域客户的设计需求。当然,针对未来的需求,还会进一步完善。
        Altera也根据大批客户的反馈和要求,于2010年10月13日公布了自己的嵌入式计划,与ARM、MIPS及Intel等主要嵌入式处理器伙伴合作,提供集成了CPU+FPGA的多种技术方案。
        美高森美(Microsemi)的SoC产品部(原Actel公司)于2010年11月17日发布了65nm嵌入式闪存工艺的FPGA平台,采用了ARMCortex-M3微处理器架构及DSP模块。
        当然,还有一直在可编程SoC(PSoC)领域深耕不辍的赛普拉斯(Cypress),其较早前也推出了集成PLD、ARMCortex-M3处理器的PSoC5。
        除英特尔采用自己的凌动可配置处理器外,上述几家厂商均选择了ARM处理器架构。赛灵思的VinRatford及Altera产品和企业市场副总裁VinceHu一致给出了如下几点理由:ARM处理器架构在全球范围内具有成熟的互联社区生态环境,200多家芯片合作伙伴以及500多家许可证持有者;完善的操作系统支持;丰富的IP库。
        值得注意的是,已被英特尔收购的风河系统表示,将与赛灵思合作提供基于ARM处理器架构的可配置软/硬件平台。这对于嵌入式领域两个冤家——英特尔和ARM的初期竞争,似乎体现出某些“你中有我,我中有你”的状态。ARM似乎对这种情况无所谓,毕竟受到支持的厂商越多越好。但作为风河的东家,英特尔可能更多的是无奈。不过在商言商,现阶段也只能坦然面对。
CPU+FPGA的并行处理将大行其道
        目前,嵌入式系统设计中存在下述一些问题:IP复用;总体成本和占板面积;工艺;一味提高处理器时钟速率,会使功耗大幅增加及散热恶化,并增加设计人员解决这些问题的时间和系统成本;FPGA与CPU之间的信号传输时延较大。
        不过,CPU+FPGA的SoC方案现已解决了IP复用问题,高集成度也降低了系统总体成本、占板面积和功耗。赛灵思和Altera除自身的接口技术外,都采用了ARM的AMBAAXI总线,使时延达到了ns级。今后,多核与硬件协处理器的大规模并行处理技术将大行其道。
        还有,赛灵思和Altera除了利用ARM的生态系统,还都在努力扩大自己的合作伙伴范围,以吸引更多的设计人员。
        Altera软件、嵌入式和DSP营销高级总监ChrisBalough表示:“生产商、用户和辅助支撑系统在产品上彼此之间会有影响时,就会出现平台效应。基本原理是,某一种产品或标准的应用越多,它在用户基础和辅助支撑系统中的价值就越高。结果,用户基础和辅助支撑系统就会在这种技术上加大投入,从而吸引更多的应用,产生一种自我增强的良性循环。SoCFPGA极有可能看到这种平台效应。随着SoCFPGA的不断发展,用户将非常愿意重新使用他们在多种系统中用过的FPGAIP和设计软件。”
FPGA与DSP的融合与竞争
        另外,对于串行结构出身的DSP和并行结构出身的FPGA,两种技术目前都在利用自身的优势开发新工艺和架构,以满足新应用的需求。例如,TI和飞思卡尔不久前针对3G/LTE多标准无线基站应用,各自开发了采用不同技术将CPU、FPGA、ASIC和DSP功能集成在SoC内的方案。而CPU+FPGA+DSP的SoC技术现在也能提供更多的GMACs执行无线DSP算法了。
返回列表