首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Altera疑难问答[转帖]

以下内容目前基本以Altera产品的应用为主,我们欢迎使用过其他PLD/FPGA的朋友来信发表自己的使用心得

二. ALTERA PLD软件使用问题:

1.能得到免费的PLD开发软件吗?

Altera提供免费试用软件Maxplus10.1 Baseline版,用硬盘号在http://www.altera.com/上申请license ,可试用6个月,在DOS模式下敲入 dir c: /w 即可看到serial number。 支持30,000门以下所有设计,支持原理图,AHDL语言和波形输入,支持波形仿真,时间分析,编程下载. 或使用Altera提供免费另一种试用软件:MaxplusII的E+MAX版,目前的最高版本是10.1,可以编译VHDL文件,但只支持MAX系列。但建议用第三方软件编译VHDL,如FPGA Express,Leonard Spectrum,这些软件(不是全功能开放的版本)可以从Altera的网上下载(Baseline约40M,E+MAX约20M)。也可以向代理商:骏龙科技公司各地办事处索取。


2. 有网友发信问第一次运行BaseLine该怎样登记申请License文件,因此向第一次运行的朋友简单介绍一下注册的过程:

首先要知道自己的网卡号或硬盘序列号。最简单的方法是运行 max+plusII。在“Option”菜单中点“License Setup”这一项,会弹出个对话框,点击下面的“System Info”就可以看到网卡号(NIC)和硬盘序列号了。如果你有网卡就只需记下NIC,若没有网卡只有硬盘就记硬盘序列号。然后就上Altera的主页去登记,可以试试这个地址:http://www.altera.com/cgi-bin/authcode91.pl   还是那个原则,有网卡就填NIC,没有就填硬盘序列号,写完后点“Continue”,然后就要填一个表格,注意,Email地址不要写错了。写完了按“Continue”。注册完后Altera会向你的信箱发一封信,信里应该有个“License.dat”的文件(一般是作为附件),这就是注册文件了,把它保存到硬盘里。最后再运行max+plusII,还是在“Option”菜单中点“License Setup”这一项,点第一行的“Browse”,找到刚才保存的那个“License.dat”文件,现在应该就大功告成了。   (小猫提供)

3.如何安装Altera绑定的第三方软件?

如要安装Altera绑定的第三方EDA软件,如:FPGAexpress,modelsim,Leonard Spectrum最好先装FLEXLM管理(许多EDA软件自带FLEXLM管理安装)例如:安装MAX+PLUSII时,如选full setup 或者 选custom setup 选择要安装的组件时,将FLEXLM manager选中,都可将FLEXLM管理装好.安装好以后,在控制面板中会多一个FLEXLM License manager的图标,双击图标,选setup:找到lmgrd.exe和license的位置(lmgrd.exe在许多EDA软件中都有,例如:\maxplus2\lmgrd.exe) 通常在Auotoexec.bat中要加一句话:SET LM_LICENSE_FILE=C:\FLEXLM\license.dat 重启动机器即可。(如用全功能版,必需有软件狗)

4.为什么有些按照标准VHDL语法编写的程序在MaxplusII下编译通不过?

MaxplusII支持大部分VHDL语法,但也有一些标准的VHDL语句不能支持(要参阅相关资料),最好的方法是采用专用VHDL语言综合工具综合,生成*.edif文件后再给MaxplusII做布线。参见:培训中心>培训资料>Maxplus与第三方EDA工具的接口。 2000.5月起Altera与Synopsys和Mentor公司达成合作协议,所有Altera用户均可按协议可免费使用以下专用的VHDL工具:1.Synopsys公司 FPGA Express(HDL综合工具)2.Mentor公司   Graphics'Leonard Spectrum(HDL综合工具),3.Mentor公司   ModelSim(HDL仿真工具),这些软件可以从Altera的网上下载,也可以从代理商处获得。

 

5.为什么在用菜单Assign>device选择器件的时候找不到我想要的速度等级的芯片?

把菜单Assign>device中的:Show Only Fastest Speed Grages 前面的勾去掉即可.

6.什么是Setup/hold time ?

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。时hold time不够,数据同样不能被打入触发器。

7.在仿真时,如何设置时钟周期和总的仿真时间?

在出现仿真窗口后,要把菜单: Option>snap to the grid 的勾去掉,才可任意设置时钟频率,在菜单 File>End time 中可修改仿真时间。仿真时间越长,对内存和CPU要求也越大。

8.FLEX10K/ACEX系列器件中可以做各种RAM和ROM,那么如何初始化ROM?

调入ROM元件时(可用LPM_ROM或用MegaWizard Plug-In Manager调入) 软件会问初始化文件的名字,如你还没有做好这个文件,可以先填一个文件名,如: test.mif 或 test.hex (test这个文件现在并不存在),完成设计后编译,再建立波形文件*.SCF,打开仿真窗口simulator,此时可在菜单中找到Initialize>Initialize Memory (这个选项只有在仿真窗口出现后才会出现)此时你可以编辑初始化文件并输出成*.mif或*.hex文件(如test.mif 或 test.hex),要再次编译。这样才算完成。

9. 在VHDL或Verilog中如何调用LPM库?

VHDL: 参阅 培训中心>在VHDL中如何调用LPM库;Verilog:
三. ALTERA PLD硬件使用问题:

1.如何计算功耗和供电电流问题?

对QuartusII的用户可以直接用QuartusII计算功耗。对MaxplusII的用户可以用这里的几个Excel小程序来自动计算功耗和电流, 感兴趣的朋友不妨下载一试,如对有些参数不清楚,可查阅Altera Date BooK 或 光盘:

1.MAX7000   (13K)     2.FLEX10K/6K  (15K)   3. 最新自动计算功耗文件(包括APEX20K/10K/6K/7K)

2.3.3V或2.5V器件能用在5V系统中吗?

在Altera的器件中有两种电源管脚:VCCINT(内部电源)和VCCIO(I/O口电源)。对于MAX7000S,其内部电源只能接5V,MAX7000A/AE其内部电源只能接待3.3V;对于MAX7000S,其I/O口电源电源可采用5V和3.3V,MAX7000A/AE其外部I/O口电源可采用2.5V和3.3V ;对FLEX10K/6K 同7000S, 10KA/6KA/3000A同7000A/AE;对FLEX10KE VCCINT=2.5V,其I/O口电源电源可采用2.5V和3.3V; 总而言之,Vccio接上合适的电压,3.3v和2.5v器件完全可以使用在5v系统中。

表一:

VCCINT MAX7000S MAX7000AE MAX3000A MAX7000B FLEX6K FLEX6KA FLEX10K FLEX10KA FLEX10KE ACEX1K
5V ★     ★   ★    
3.3V   ★     ★   ★  
2.5V     ★         ★

表二:

VCCIO 输入信号 输出信号驱动能力
5V 3.3V 2.5V 5V 3.3V 2.5V
5V ★ ★ ▲ ★ ☆ ☆
3.3V ★ ★ ★ ★ ★ ☆
2.5V ★ ★ ★ ▲ ▲ ★

★表示可以直接连接      ☆表示可以连接,但要求信号接收端能承受对应的VCCIO电压      ▲表示信号不兼容,不可连接     *请注意:除了2.5V器件外(7000B,10KE等),Vccio不能大于Vccint。

*APEX20K内核是2.5V,I/O可接3.3V,兼容5V信号。对于内核1.8V的APEX20KE产品,有两种型号,以V结尾的型号I/O脚可以兼容5V,如EP20K400EBC652-3V;没有V的型号I/O脚不兼容5V。

3.如何解决下载电缆(Byteblaster)不能下载的问题?

1。检查Maxplus2菜单Assign>device中芯片型号与实际使用的芯片型号是否一致.出现编程窗口后,菜单option> hardware中要选择Byteblaster.  
2。检查PC的CMOS设置中并口是否是ECP模式,如是WindowsNT或Windows2000,应先装Byteblaster驱动程序(NT的控制面板>多媒体>添加硬件,或Win2000的控制面板>添加新硬件>多媒体, Byteblaster的driver在你的安装目录 \maxplus2\driver下
3。检查Byteblaster是否插反,换一条电缆试一试。
4。检查芯片是否发烫,芯片各边VCC,GND是否正常,有没有按Databook要求加1K上拉或下拉电阻,与Byteblaster连线是否正确。对FLEX系列的MSEL0/MSEL1和nCE管脚是否处理正确,没有使用的全局信号是否已接地。
5。参照数据手册或光盘,检查下载波形,(FLEX/APEX器件的下载波形见光盘中的AN116)
6。换一台计算机(极少数PC的主板并口不适合使用ISP)
7。最后一招:与Altera各地办事机构联系,获得技术支持.
注意:如用户使用自制的下载电缆,长度不应太长,30cm即可,过长会带来干扰,反射及信号过冲问题,引起数据传输错误,导致下载失败。如用户要求加长电缆,应购买并口电缆(打印机电缆)加长。(电子市场10元一根)


4.如何选择ALTERA的型号?

尽可能选用速度等级最低的芯片。尽可能选用电压比较低的芯片(性价比较好)。尽可能选用贴片封装的芯片。如果设计中不需要使用容量较大的内嵌存储器,或超过256个宏单元的设计尽量选用FLEX6000系列的芯片,否则要用FLEX10K或1K。如果设计中需要较大的存储器和比较简单的外围逻辑电路,而且对速度、总线宽度和PCB板面积无特殊要求的情况下,尽量选用一片MAX7000或3000系列的芯片和外接存储器。在速度较高的双向总线上尽量采用MAX7000或3000系列的芯片。如需要>10万门或需要PLL,LVDS,CAM等新技术,则可以选择APEX20KE。为保证及时供货和性价比,新设计应优先选择以下型号: MAX7032SLC44-10  7064SLC44-10 7128SLC84-15 7128STC100-15   7128AETC100-10  7128AETC144-10 FLEX6016AQC208-3 6016ATC144-3,10K20TC144-4  10K30EQC208-3 10K50EQC240-3以及刚刚推出的MAX3032ALC44-10,3064STC100-10, APEX20KE,ACEX1K等.. 最好是先和代理商沟通,再确认所需型号。

5.Altera公司最新推出的MAX3000A和ACEX系列是什么样的产品?

MAX3000A是MAX7000的低价格版本,3.3V内核,如EPM3032SLC44-10的零售价格低于$1.8    EP1K是10KE的低价格版本,网上号称1K10 250K的价格为$3.5,部分产品带PLL。

6.3.3V/2.5V FLEX/ACEX系列器件的配置EEPROM和下载电缆接几伏电压?

推荐都接3.3V,但由于ALTERA的3.3V/2.5V芯片I/O脚兼容5V,

7.不用的管脚如何处理?

不用的全局信号和专用输入管脚,应接地,如:Global clk,Global clear ,Ded input.  其他不用的管脚一般悬空. Maxplus2 中的报告文件(*.rpt) 详细说明了管脚的接法. 如不用的管脚与外电路相连,为保证不影响外电路,应将此管脚定义为输入脚,但不接逻辑.

8. EPM7000S的几个全局输入脚GCLK1,OE2(GCLK2),OE1,GLCRn都是干什么的?怎么在编程中使用?

GCLK:全局时钟脚,这个脚的驱动能力最强,到所有逻辑单元的延时基本相同,所以如系统有外部时钟输入,建议定义此脚为时钟脚。如想用其他脚为时钟输入,必须在在菜单:Assign>Global project logic synthesis>Automatic global>把GCLK前面的勾去掉。这样任意一个I/O脚均可做时钟输入脚。
OE1:全局输出使能,如有三态输出,建议由此脚来控制(也可由内部逻辑产生输出使能信号),优点和用法同上。
OE2/GCLK2:全局输出使能/全局时钟脚,两者皆可。
GCLRn:全局清零,如有寄存器清零,建议由此脚来控制(也可由内部逻辑产生清零信号),优点和用法同上。
分配这些脚和分配普通I/O脚是一样的, 先在Assign>device中选好器件型号,再在Assign>pin中填入你想分配的管脚号和类型,或直接在原理图中选中input或output,点鼠标右键,选>assign pin,填入你想分配的管脚号,编译一遍即可。但要注意菜单:Assign>Global project logic synthesis>Automatic global>中的设置。

10K/6K/3K的全局脚的意义与此相同。

9. 为什么Altera提供的下载电缆很短? 对3.3v器件下载时,下载电缆的电源接几伏?

由于Altera的下载电缆是并行电缆,长度太长会导致信号的反射,毛刺和过冲,影响数据传输的正确性,所以下载电缆一般在30cm左右。如要加长,应该用并口电缆(打印机电缆)加长。 对3.3v器件下载时,下载电缆可以接5v (因为Altera3.3v芯片I/O可以最大容忍5.7v的信号输入),如下载电缆中使用的是74HC244或用户使用原装MVbyteblaster,则下载电缆也可以接3.3v.

10. 为什么有时用通用编程器烧EPC1或EPC1441会出错?

通用编程器基本上都支持Altera的芯片,如:ALL07/ALL11, SuperIII , Labtools,Leap 等,但Altera芯片的工艺在改进,所以要求使用编程器厂家提供的最新版本软件。并保证试配头清洁。在大批量烧录EPC1或EPC1441时,Altera公司只推荐使用三家公司的编程器:1。Altera公司生产的专用编程器 2。DATA I/O公司编程器 3。BP公司编程器。使用以上三家公司的编程器可以保证烧录的质量和极低的坏片率,(编程器价格也不菲,如Altera的MPU编程器在¥20,000左右)小批烧录EPC1或EPC1441时,一般的通用编程器都可,但烧录的质量和坏片率要差一些,会出现烧录出错的情况,但编程器价格较低(¥1,000-10,000),适合一般中小客户。用户应在编程器价格和烧录质量之间做出选择。
我有硬件狗,保证BaseLine正常使用。使用10.2板没有问题。有兴趣电话联系:13316588758 !

Altera疑难问答[转帖]

Altera疑难问答
一. PLD/FPGA基本使用问题

1.PLD,CPLD,FPGA有何不同?

不同厂家的叫法不尽相同,PLD(Programmable Logic Device)是可编程逻辑器件的总称,早期多EEPROM工艺,基于乘积项(Product Term)结构。 FPGA (Field Programmable Gate Arry)是指现场可编程门阵列,最早由Xilinx公司发明。多为SRAM 工艺,基于查找表(Look Up Table)结构,要外挂配置用的EPROM。 Xilinx把SRAM工艺,要外挂配置用的EPROM的PLD叫FPGA,把Flash工艺(类似EEPROM工艺),乘积项结构的PLD叫CPLD; Altera把自己的PLD产品:MAX系列(EEPROM工艺),FLEX/ACEX/APEX系列(SRAM工艺)都叫作CPLD,即复杂PLD(Complex PLD),由于FLEX/ACEX/APEX系列也是SRAM工艺,要外挂配置用的EPROM,用法和Xilinx的FPGA一样,所以很多人把Altera的FELX/ACEX/APEX系列产品也叫做FPGA.

 

2. 我原来有一个74系列设计的电路,工作很正常,为什么原封不动集成到PLD中以后却不能正常工作,是芯片有问题吗?

这是一个非常有代表性的问题。设计PLD/FPGA内部电路与设计74的分立电路是有区别的。这个问题是由于电路中的毛刺造成的。电路布线长短不同造成延时不一致,有竞争冒险,会产生毛刺。分立元件之间存在分布电容和电感可以滤掉这些毛刺,所以用分立元件设计电路时,很少考虑竞争冒险和毛刺问题,但PLD/FPGA内部没有分布电容和电感,不可以滤掉任何毛刺(哪怕只有1ns)。有些毛刺是可以忽略的,有些是致命的(如D触发器的clk,clr,PRN端)、。这些致命的毛刺将导致电路不能正常工作。这是设计FPGA和设计分立元件最大的不同。可以通过修改电路减少有害毛刺。参见: 培训中心>培训资料> PLD设计技巧——消除组合逻辑产生的毛刺  和 PLD设计技巧——采用同步电路设计 ,根据经验,几乎所有稳定性或可靠性问题都是由PLD内部电路设计不合理造成的,这一点要千万小心。

 

3. 如何将信号做一定延时?

当需要对某一信号作一段延时时,初学者往往在此信号后串接一些非门或其它门电路,此方法在分离电路中是可行的。但在FPGA中,开发软件在综合设计时会将这些门当作冗余逻辑去掉,达不到延时的效果。用ALTERA公司的MaxplusII开发FPGA时,可以通过插入一些LCELL原语来产生一定的延时,但这样形成的延时在FPGA芯片中并不稳定,会随温度等外部环境的改变而改变,因此并不提倡这样做。在此,可以用高频时钟来驱动一移位寄存器,待延时信号作数据输入,按所需延时正确设置移位寄存器的级数,移位寄存器的输出即为延时后的信号。此方法产生的延时信号与原信号比有误差,误差大小由高频时钟的周期来决定。对于数据信号的延时,在输出端用数据时钟对延时后信号重新采样,就可以消除误差。

 

4.什么是IP核或IP库? 有那些种类?

IP核是指:将一些在数字电路中常用但比较复杂的功能块,如FIR滤波器,SDRAM控制器,PCI接口等等设计成可修改参数的模块,让其他用户可以直接调用这些模块,这样就大大减轻了工程师的负担,避免重复劳动。随着CPLD/FPGA的规模越来越大,设计越来越复杂,使用IP核是一个发展趋势。 不过目前大多数库是收费的,如您希望一个免费方案,请到本站参考设计栏目里找一找。

 

5.如何设计3.3v,2.5v 等低电压PLD/FPGA的电源?

多用低压差线形稳压器(LDO)或采用开关电源,详细内容参见低电压PLD/FPGA的供电设计

 

6.CPLD/FPGA的宏单元是怎么定义?一个宏单元对应多少门?

宏单元(或逻辑单元)是PLD/FPGA的最基本单元,不同产品对这种基本单元的叫法不同,如LE,MC,CLB,Slices等,但每个基本单元一般都包括两部分,一部分实现组合逻辑,另一部分实现时序逻辑。各个厂家的定义可能不一样。对ALTERA的芯片,每个基本单元含一个触发器;对Xilinx的部分芯片,每个基本单元单元含两个触发器。一般不用“门”的数量衡量PLD/FPGA的大小,因为各家对门数的算法不一样,象ALTERA和Xilinx对门的计算结果就差了一倍,推荐用触发器的多少来衡量芯片的大小。如10万门的Xilinx的XC2S100有1200个slices,即含2400个触发器;5万门的ALTERA的1K50则含2880个LE,即2880个触发器。更详细资料请浏览PLD/FPGA原理栏目
版主写的很是详细,受益了,谢谢!~
返回列表