如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路

注册会员

Rank: 2

1^#

tianxing发表于 2004-3-4 11:01 | 只看该作者

描述的不太清楚，应该是在一个信号的上升沿和下降沿都产生脉冲

回复引用

sccgjchn@hotmai 该用户已被删除

2^#

sccgjchn@hotmai发表于 2004-3-5 09:25 | 只看该作者

如果没有要求脉冲宽度你可以这样实现：调用lcell 然后将器件lcell输入和输出信号做 xor 运算就可以实现。这里lcell 实现信号延时，当然如果信号频率不高的情况下可以用一高频率信号做指定时间延时以达到指定脉冲宽度。

回复引用

sccgjchn@hotmai 该用户已被删除

3^#

sccgjchn@hotmai发表于 2004-3-5 09:32 | 只看该作者

[upload=bmp]uploadImages/20043594035.bmp[/upload]

回复引用

注册会员

Rank: 2

4^#

打印

字体大小: tT

tianxing发表于 2004-3-17 14:40 | 只看该作者

请各位大侠指点一下

回复引用

注册会员

Rank: 2

5^#

lennyo发表于 2004-3-17 14:40 | 只看该作者

if(clk'event and clk='1')then 上升沿
if(clk'event and clk='0')then 下降沿

回复引用