标签: Verolog
版块 | 作者 | 回复/查看 | 最后发表 | |
[求助] Verolog HDL 数字钟设计原理(有程序更好) | FPGA/CPLD可编程逻辑 | kane_cx 2005-5-22 | 2 / 1571 | woshizl 2008-3-18 21:11 |
版块 | 作者 | 回复/查看 | 最后发表 | |
[求助] Verolog HDL 数字钟设计原理(有程序更好) | FPGA/CPLD可编程逻辑 | kane_cx 2005-5-22 | 2 / 1571 | woshizl 2008-3-18 21:11 |