电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 一个关于双端口block ram地址线的问题 [打印本页]

作者: atlantisinos 时间: 2010-1-5 14:02 标题: 一个关于双端口block ram地址线的问题

本帖最后由 atlantisinos 于 2010-1-5 14:03 编辑

本人菜鸟，最近在研究block ram，遇到了一个大问题，就是block ram的地址线不能实例化，附图一张（综合的结果），请各位大侠帮我分析一下原因。

程序如下：
module myram(clka,clkb,din,dout,addra,addrb,wea,ena,enb);
input [7:0]din;
input clka,clkb;
input ena,enb;
input wea;
input [4:0]addra,addrb;
output [7:0]dout;

block_ram block_ram(.clka(clka),.clkb(clkb),.dina(din),.addra(addra),.addrb(addrb),.wea(wea),.doutb(dout),.ena(ena),.enb(enb));

endmodule

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)