电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教CIC降速率设计 [打印本页]

作者: yunxing 时间: 2010-1-9 11:31 标题: 请教CIC降速率设计

大家好，最近在做一个项目，其中要对采样信号降速率处理（FPGA），比率是4000/3，应该先插3再抽4000，系统时钟速率 = 采样时钟速率，请教应如何实现？？？

作者: pornanier 时间: 2010-3-19 22:03

多相滤波＋抽取

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)