标题:
Xilinx FPGA高级培训
[打印本页]
作者:
ni_xx
时间:
2010-5-13 16:59
标题:
Xilinx FPGA高级培训
本帖最后由 ni_xx 于 2010-5-31 14:33 编辑
一、课程介绍
高级FPGA系统设计需要研究包括设计方法学、算法和数据结构、编程语言和程序、体系结构与硬线逻辑以及设计与实现工具五个关键问题。只有学习掌握好这5个方面的知识，并深刻理解这五个方面的关系，才能做到从总体上把握全系统，设计出满足要求的高性能数字系统。
FPGA系统设计实质上是一个同步时序系统的设计，理解掌握时序的概念，并能进行正确完整的时序约束，是实现高性能系统的重要保证。本课程按照"从宏观到微观，从顶层到底层"的系统设计原则，以"时序分析与设计（Timing Analyzing and Design）"为主线，按照从"高性能内部逻辑设计"到"高速外部接口设计"再到"FPGA嵌入式系统"的顺序，深入探讨了"FPGA和FPGA数字系统"、"FPGA设计流程与时序收敛"、"Virtex-4和Virtex-5高级资源"、"FPGA高速I/O接口设计"以及FPGA嵌入式系统开发的高级特性与技术5大主题。课程内容结合了美国相关原版培训课程和培训讲师的科研教学实践，理论丰富，实验合理，具有非常强的系统性和实用性，可以引导学员快速提高FPGA数字系统设计水平，从而能够更快地创建设计，缩短开发时间，降低开发成本。
二、主办单位：
中国高科技产业化研究会信号处理专家委员会
三、研修时间：
2010年06月10-13日(09日报到)
四、地 点：
上 海（具体地点及路线图详见报到通知）
五、培训对象
课程适合于使用FPGA器件进行科研和产品开发的具有中等水平的工程技术人员，也适合于相关专业领域具有相当水平的教师和研究生。
六、工具平台
培训课程使用的所有软硬件工具由培训方提供。根据培训时间和地点的不同，软硬件版本会有所变化。培训方可以以优惠的价格向学员提供基于Xilinx XC3S500E的高级开发板一块，以方便学员在学习结束后继续深入研究。本次培训使用的硬件平台: XUPV2Pro实验板。
七、授课大纲
1：FPGA和FPGA数字系统
本节通过对数字信号处理、计算（Computing）、算法和数据结构、编程语言和程序、体系结构和硬件逻辑以及设计方法学的基本概念和它们之间关系的介绍，使学员从更高的层次上去理解FPGA数字系统的设计问题。通过本节，希望学员能够理解现代电子系统的三大基本关系（模拟系统与数字系统的关系/软件与硬件的关系/同步系统与异步系统的关系），理解FPGA的基本结构和技术特点。
2：FPGA设计流程与时序收敛
FPGA系统设计实质上是一个同步时序系统的设计，深入理解掌握时序的概念，并能使用时序约束工具对设计进行正确的、完整的约束，是实现高性能系统的重要保证。本节是对FPGA结构资源、设计流程和设计工具的归纳、总结与升华，使学员透过表面现象看到FPGA设计技术的实质，从而为掌握FPGA高级设计技术打下基础。
主要内容如下：深入理解FPGA设计和验证流程；掌握综合（Synthesize）的不同属性对性能改善的影响；通过使用高级实现（Implement）属性增加设计性能；掌握全局时序约束，进一步学习特定路径时序约束，并使用约束编辑器正确设置系统约束；运用静态时序分析工具（Timing Analyzer）和时序收敛流程解决时序问题；深入理解基于FPGA的软硬件协同系统设计环境（ISE、EDK、SysGen）。
3：Virtex-4和Virtex-5高级资源
学习掌握最新的FPGA设计分析方法和最流行的FPGA设计工具对实现高性能的FPGA数字系统意义重大。本节和上一节重点关注FPGA设计领域的新技术。
Xilinx Virtex-4和Virtex-5 FPGA芯片是目前最先进的可编程逻辑器件。本节介绍Virtex-4和Virtex-5 FPGA提供的新资源和新设计方法，特别是时钟系统的设计方法和设计技巧。Virtex-4和Virtex-5高性能的源同步资源和技术为解决芯片间高速通信提供了有力保证。本节重点学习基于Virtex-4和Virtex-5的 时钟设计和源同步技术，为高速IO接口设计分析打下基础。
4：FPGA高速I/O接口设计
FPGA片内工作频率可以达到500MHz，并且具有强大的并行处理能力，而芯片间接口速度已经成为高性能系统的瓶颈。高速系统主要有三种时钟结构，即全局时钟系统、源同步时钟系统和自同步时钟系统。本节重点学习源同步时钟技术的原理和应用，并有大量实例分析。学员将从理论和实践两个方面深入理解源同步技术在高速接口技术中的应用，学习使用静态时序分析工具分析高速接口的时序问题，学习使用源同步技术和源同步资源解决高速接口的时序问题。
主要内容如下：学习源同步高速I/O接口技术；使用时序分析器查找接口时序失败原因，并修改设计以满足时序要求；分析学习高速多通道串行ADC与FPGA接口设计和高性能DSP芯片与FPGA接口设计。
5：FPGA嵌入式系统高级特性与技术理论授课
随着FPGA技术的发展，在FPGA上实现可编程片上系统（PSOC）在技术上已成为可能。基于FPGA的PSOC系统开发已成为目前FPGA应用的一个热点。但是基于FPGA的嵌入式系统开发对使用者的知识要求比较高，流程复杂，相关资料不多，这些都成为目前开发FPGA嵌入式系统的瓶颈问题。
本部分内容以FPGA嵌入式系统开发初级班所授的技能为基础，要求学员具备基本的嵌入式系统开发以及C语言知识，主要围绕在嵌入式系统的高级操作和工程应用展开讲授，具体包括：Picoblaze、MicroBlaze和PowerPC这两大类，其中Picoblaze为一个8位的MCU内核，应用方式非常灵活；MicroBlaze和PowerPC为更高级的32位处理内核，前者为软核，后者为硬核，适合完成复杂的PSOC系统实现。
PicoBlaze 8位微处理器是Xilinx公司为Virtex系列FPGA、Spartan系列FPGA和CoolRunner-II系列CPLD器件设计嵌入式专用IP Core。它解决了常量编码可编程状态机（KCPSM）的问题。这一模块只占用SpartanIIE的76个小区（slice），且还包括一个用于存储指令的由Block RAM组成的ROM，最多可存储256条指令。在实际工程中颇具"四两拨千斤"之功效
对于MicroBlaze和PowerPC系统，则更注重存储器技术、系统加速策略、用户自定义外设、软件开发、启动加载程序（Boot loader）设计、操作系统、软硬件协同开发等核心问题。同时，在实际中，配合FPGA的并行特征，则可以将MicroBlaze和PowerPC看成"大脑"，而FPGA的逻辑资源则等效于"心脏、四肢以及五官"等核心组件，只有彼此有机结合才能形成高效的系统。因此在学习基于FPGA的嵌入式系统开发中，不能简单认为嵌入式就是全部。这和典型的MCU、ARM以及DSP嵌入式系统有着本质区别，但就于MicroBlaze和PowerPC内核来讲，其和传统的嵌入式系统实相通的。
因此，本课程基于FPGA平台将学员带入一个更为广阔的视角，同时对理解其他类型的嵌入式应用系统架构会有也有更深的理解。
八、培训讲师
王老师：
毕业于北京理工大学信号与信息处理专业，获工学博士学位。现任天津某大学-Xilinx信号传输与处理联合实验室主任，副教授，硕士生导师。中国高科技产业化研究会高级会员，中国高科技产业化研究会信号处理专家工作委员会委员，Xilinx大学教育指导委员会副主任委员。中际赛威FPGA技术高级研修课程主讲讲师，Xilinx大学计划主讲讲师。理论功底扎实，实践经验丰富，主持过多项基于FPGA的科研项目，主讲过各层次FPGA技术课程三十多场，深受学员好评。
田老师：
毕业于北京某著名高校信号与信息处理专业，具有丰富的FPGA开发经验，主要从事无线通信中的信号处理研究工作，负责和参与过多个百万门级FPGA（Virtex 2 Pro XC2VP30、Virtex 4-SX 35 XC4VSX35、Virtex 5-SX XC5VSX50T）开发项目，包括WCDMA系统干扰抵消器、数字直放站以及功放线性化技术等重大科研项目，部分设计已投入市场，取得了较大的经济效益。此外，编写了多本Xilinx大学合作计划指定教材，涉及Xilinx公司最新版本的开发软件使用教程。主讲过多场培训，深受学员好评。
九、授课方法：
采用理论与上机实践同步的专题讲解，结合交流、讨论、案例分析等互动的方式，学习后向经考核合格的学员颁发证书。并为学员与专家、学员与学员之间建立广阔的交流平台，使学员在学习后也可以与专家共同解决在自己工作实践中碰到的困惑与难题。
十、收费标准：
2200元/人，3人以上折优惠，含资料、午餐、课时费、证书。
附：
如果需要购买Xilinx XUP Spartan3E开发板和XUPV5-LX110T开发板，请致电咨询。
咨询电话：曲先生 010-64113137转1006
手机 13264377226
作者:
猫弟虎弟
时间:
2010-6-24 16:27
忽略czz解法都是猜测到底有没有还是未知数
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
