电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 综合仿真疑惑 [打印本页]

作者: hardyyang 时间: 2010-8-10 17:05 标题: 综合仿真疑惑

各位朋友大家好，小弟正自学CPLD。
学习中遇到了不少困难，下面的疑问还请各位帮忙解答。
如下代码所示，我用modelsim仿真发现是正常的，sda可以正常的根据sda_in的输入而变化，但我看到xst综合后底层的元件，发现并没有wire连给sda输出，只有一个instance=sda,且D端无输入，且Q端并无输出。请大位大虾帮忙，可能大家稍微指点可解我心头之郁闷
谢谢

`timescale 1ns / 1ps
module TEST(clk_in,sda_in,clr_in,sda);
input clk_in,sda_in,clr_in;
output sda;
reg sda;
reg [1:0] sda_sr;
always @ (posedge clk_in)// or posedge clr_in)
  if (!clr_in)
begin
   sda_sr [1:0] <= 2'b11;  // Start up assuming quiescent state of inputs
   sda <= 1;
   end
  else
begin
   sda_sr <= {sda_sr[0],sda_in};
   if (sda_sr == 2'b00) sda <= 0;
   else if (sda_sr == 2'b11) sda <= 1;
   end
endmodule

图片附件: syc_rset.png (2010-8-10 17:05, 83.02 KB) / 下载次数 95
http://bbs.eccn.com/attachment.php?aid=8927&k=c78224b449b35918ac201bfdf5651bf0&t=1717358624&sid=kS7s6Q

图片附件: syc_rset2.png (2010-8-10 17:05, 69.92 KB) / 下载次数 100
http://bbs.eccn.com/attachment.php?aid=8928&k=176a6d310e90f6bda3efe19578723f23&t=1717358624&sid=kS7s6Q

作者: hardyyang 时间: 2010-8-10 17:20

我采用的是XC9500 CPLDs,我改为virtex XCV200使用syc clr_in看到综合底层的元件是OK的，请问是什么原因呢？
这部分code和cpld和fpga有关系吗？
谢谢

作者: hardyyang 时间: 2010-8-11 14:13

不会吧，中电网的同胞怎么不做声呢？

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)