标题: 请教verilog中for语句的问题 [打印本页]

---

作者: 赶紧的吧    时间: 2010-9-2 15:45     标题: 请教verilog中for语句的问题

for语句必须嵌套在always里吗？好像不能独立出来吧？？
假设有个深度为256的数组，我想完成累加求和可否这样描述：
reg dout;
integer i;
[email=always@(tempalways@(temp[i[/email]]) begin
  for(i=0; i<256; i=i+1) begin
    dout= temp+ dout; end
end
主要是敏感列表里的触发量可以这样用么 谢谢！！！

---

作者: 赶紧的吧    时间: 2010-9-2 15:46

always@(temp[i])...

---

作者: 赶紧的吧    时间: 2010-9-2 15:48

应该是dout= temp[i]+ dout;

---

欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)

Powered by Discuz! 7.0.0