电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]关于UP3的时钟 [打印本页]

作者: biit 时间: 2005-7-24 14:19 标题: [求助]关于UP3的时钟

UP3 Manual第54页讲到时钟电路，说：JP3用于配置Cyclone的CLK1或CLK3的输入时钟，J7用于配置时钟芯片的CPU时钟输出。这里的CPU是指NiosII CPU还是对时钟芯片P16C106来说的？
由表27可知，短接JP3.4和JP3.3可以对FPGA第29脚提供48M的USBCLK时钟；
又由表29知道，短接J7.2和J7.3可以对FPGA第153脚提供100M的CPU clock，那么如果系统需要100M的时钟，是否可以去掉JP3.4和JP3.3的短接而将J7.2和J7.3短接？这时在SPOC中又该如何设置clock的值呢，据我所知NiosII cpu的速度好像超不过50M，那么是不是必须对100M时钟分频后再送给niosII。

请教各位了，谢谢

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)