电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 在verilog程序中怎样延迟5个时钟周期 [打印本页]

作者: polozpt 时间: 2011-3-21 20:46 标题: 在verilog程序中怎样延迟5个时钟周期

在verilog程序中怎样延迟5个时钟周期

作者: zhangyuze110 时间: 2011-4-1 10:59

加个计数器，每个周期计数器加1，过五个还是执行操作就可以了

作者: zhangyuze110 时间: 2011-4-1 10:59

开始执行。。。。。。

作者: chenyuxxh 时间: 2011-8-22 14:06

好看啊啊的

作者: eraledit 时间: 2011-8-22 15:01

没看明白~~

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)