电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: vhdl编写的两个模块连不起来 [打印本页]

作者: mrtaozi 时间: 2005-8-12 13:30 标题: vhdl编写的两个模块连不起来

我用vhdl写了两个模块，其中一个是内置ram，一个是自己写的，当把它们直接连起来的时候编译总通不过，说目标文件有0个引脚，实在是没办法。望高手不吝赐教！

作者: fllong 时间: 2005-8-15 12:08

你的设计里没有任何输入输出引脚吧？所以会出错。

作者: mrtaozi 时间: 2005-8-15 23:22

没有引脚时它会报没引脚，加完输入输出后仍然报这个错。
请问是不是在两个器件之间要加缓冲什么的？

作者: swarm 时间: 2005-8-16 17:06

不用啊,我做DDS，自己编相位累加器，输出相位地址直接读取内嵌ROM,ROM是用LMP＿ROM做的，没有错了，下到板子还正确，看看你设置的参数吧，没遇见过这类问题

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)