Board logo

标题: sysgen问题 [打印本页]

作者: jokeboy999    时间: 2011-5-14 10:35     标题: sysgen问题

小弟刚学sysgen,有一点不太明白,如果我利用sysgen建立了算法模型,那么转化为HDL代码时生成的ISE工程,只是包含Gateway In和Gateway Out模块之间的东西呢,还是包含所有的东西?不明白,求高手指点。
还有一点,我做视频处理的时候添加了一个From Workplace模块,这个东西是从matlab空间得到数据,但在硬件实现上,应该如何实现这样的功能?我需要从视频解码芯片获取数据流,来送到FPGA处理。高手指点




欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0