标题: ISE中如何实现信号的若干级门延时而不被优化掉？ [打印本页]
作者: f2h 时间: 2005-9-9 18:05 标题: ISE中如何实现信号的若干级门延时而不被优化掉？
希望将一个脉冲在CPLD中延时十几个门的时间，本来用级连的门就可以，但在ISE下不知道如何设置才能使级连的门不被优化掉。
呵呵，解决了。
[此贴子已经被作者于2005-9-7 22:50:26编辑过]
[此贴子已经被作者于2005-9-9 18:05:43编辑过]
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |