电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 生成的nios都有一个reset_n端，它应该连到FPGA的那个引脚上去呀 [打印本页]

作者: yzhyyq 时间: 2005-9-23 00:07 标题: 生成的nios都有一个reset_n端，它应该连到FPGA的那个引脚上去呀

可以直接连到Vcc上去吗.

作者: yzhyyq 时间: 2005-9-23 00:37

还有，我在NIOS里加了sdram controller,但不知道其中的write_clk_to_the_ddr_sdram端该接到FPGA那个脚上去，随便找个全局时钟连上可以吗,还是要用PLL，如要用PLL的话，又该怎么做，恳请指教。
我用的是nios cycloneII开发板.

作者: bbs.net 时间: 2005-9-24 16:15

write_clk_to_the_ddr_sdram要指定为 cycloneII 连 SDRAM的输入时钟那个管脚

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)