电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教MAX7000系列CPLD的问题 [打印本页]

作者: jiangxuebin 时间: 2005-9-26 13:46 标题: 请教MAX7000系列CPLD的问题

我刚开始接触CPLD
然后要做设计，有个问题，就是MAX7000系列的CPLD有专用输入。像GCLK，OE。。
我不太明白他们的用处。我现在做设计，想把一个时钟信号接到CPLD
然后我的问题是，像触发器等需要时钟信号，是不是由GCLK提供的。
那么我如果把时钟信号接到GCLK，会不会对其他的纯逻辑译码（不需要时钟信号的）有影响，比如一些逻辑组合，还有译码等
是不是触发器的时钟信号也可以从CPLD的IO口给。

作者: gsjdan 时间: 2005-9-28 15:47

--"像触发器等需要时钟信号，是不是由GCLK提供的。"

LD器件有专用的始终网络,如果你要做时序,最好将时钟走到GCLK上.那样到每个触发器时钟延时间基本一致.触发器的时钟可以由于GCLK提供,也可以由普通IO提供.
--"我如果把时钟信号接到GCLK，会不会对其他的纯逻辑译码（不需要时钟信号的）有影响"不会有影响.

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)