电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: IC经典Principles of Verifiable RTL Design!快来下载！ [打印本页]

作者: vincent 时间: 2005-10-14 11:28 标题: IC经典Principles of Verifiable RTL Design!快来下载！

数字电路设计部分经典书籍推荐
ftp://bbsupload:5t6H7n8@210.51.188.157/FPGA-CPLD

IC 设计行业的朋友们推荐优秀的书籍和相关资料，这些资料可以为你的学习和设计能力更上一层楼，提供了捷径！！

经典书籍收藏：

No.1  Writing Testbenches, Functional Verification of HDL Models
   by Janick Bergeron

本书主要以 HDL （ verilog/vhdl ）为例，详细讲述了在 IC DESIGN FLOW 中Verification  以及 Test 的设计思想、方法和技巧，涵概了测试的各个方面，是目前进行 IC 设计的同仁们最为推荐的一本宝典！！

作者的个人网页有详细的介绍：
http://www.janick.bergeron.com/wtb/toc.html

No.2    Priciples of Verifiable RTL Design, 2nd Ed.
      by Lionel Bening & Harry Foster
比较早的介绍有关 RTL Validation 设计的宝典书籍，是原来 HP 的一位大牛撰写的！！你可以到作者的网站看看，有相关的本书的设计范例以及 script 下载！如果想使 RTL 设计非常的完美，保证你的后端设计一次成功的，这本书是不可缺少的。

No.3  A Practical Guide for Designing, Synthesizing, and Simulating  ASICs and FPGAs  using VHDL or Verilog
（ HDL Chip Design ）    by Douglas J. Smith

最为经典的讲述 VHDL 以及 Verilog  设计的宝典书籍！设计范例涵盖很多设计中经常用的设计模块，堪称 IC 设计的  “ 词典 ” ，书中的很多范例都可以作为你设计应用中的 IP 进行应用！！

No.4 Advanced ASIC Chip Synthesis  Using Synopsys Design Compiler and PrimeTime
         by Himanshu Bhatnagar CONEXANT, Newport Beach, CA, USA

迄今为止唯一的一本针对主流 IC 设计平台工具， synopsys design compiler 以及 primetime 的设计流程进行具体指导的宝典！参考本书你可以很快就可以对 RTLdesign flow  以及 static timing analysis 有很深的理解，设计功力也会增加那么一点点了，当然还需要你勤加练习！

No.5 Reuse Methodology Manual for System-on-a-Chip Designs Third Edition
      Edited by Michael Keating  Synopsys, Inc., Mountain View, CA, USA
      Pierre Bricaud Synopsys, Inc, CA, USA

进行 SOC/IP  设计以及可重用设计的宝典书籍！是 synopsys 的一位牛牛写的！主要以 mentor 和 synopssy 的设计工具为流程，讲述了 SOC/IP 可重用设计，验证设计的基本方法。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)