标题: 大型设计中FPGA的多时钟设计策略[分享] [打印本页]
作者: haifeng115 时间: 2005-10-20 20:21
谢谢老大！haifeng115@sohu.com
作者: bjxiong 时间: 2005-10-21 10:27
发过去了!
作者: dogdogpig 时间: 2005-10-21 14:30
我也很想要啊,谢谢!!顺便问一句,是针对Altera还是Xilinx讲的吗?
FRANKY_FXL@HOTMAIL.COM
作者: bjxiong 时间: 2005-10-21 15:54
呵呵!发过去了!你自己看看吧
作者: xxxxdsp 时间: 2005-10-22 15:06
谢谢，FPGA的多时钟分配问题我也要学习一下。cetcxtb@163.com
作者: xiwutengfei 时间: 2005-10-28 16:33
xiwutengfei@163.com
谢谢了！
作者: bjxiong 时间: 2005-10-28 17:28
查收!
不用谢,愿意效劳!
作者: zizileilei 时间: 2005-10-28 19:40
谢谢，xq19801017@sohu.com
作者: flysnake 时间: 2005-10-28 22:21
谢谢,tod_yuan@163.com
作者: zzz80675 时间: 2005-10-30 19:30
谢谢，我想要 zzz80675@sohu.com
作者: bjxiong 时间: 2005-10-31 16:36
查收
作者: xiongguisheng 时间: 2005-11-1 10:32
谢谢
作者: gaoyf_2002 时间: 2005-11-10 10:01
谢谢老大，能不能给发发一份？
gaoyf_2002@sina.com
作者: bjxiong 时间: 2005-11-10 10:03 标题: 大型设计中FPGA的多时钟设计策略[分享]
利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。
点击下载
[此贴子已经被作者于2005-11-10 10:03:39编辑过]
作者: bjxiong 时间: 2005-11-10 10:05
现在已经上传，你直接点击下载就可以了！
作者: cjjsy 时间: 2005-11-16 11:14
谢谢◎！正需要！！
作者: 1001 时间: 2005-11-30 16:00
不错！帮你顶一下
作者: coollight 时间: 2005-11-30 18:49
我也要coollight2000@sohu.com谢谢
作者: bestregard7731 时间: 2005-12-12 11:19
非常感谢！
作者: Jameslin 时间: 2005-12-20 10:54
非常感谢！
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |