电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教一下VHDL中变量与信号的区别[求助] [打印本页]

作者: Tai 时间: 2005-10-20 09:35 标题: 请教一下VHDL中变量与信号的区别[求助]

有哪位高手可以告诉一下vhdl中变量与信号的区别,尤其是信号的处理与代入执行分开这是怎么回事?
我是学习vhdl语言的新手,谢谢.........

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)