容差预算对那些想在出现电流瞬态条件下最小化电压偏离的电源系统设计人员提出了挑战。如果内核电压 (VCC) 超出规定容差极限,那么数字 IC 可能会开始重设,否则就会产生逻辑错误。为了防止这一情况的发生,设计人员需要特别注意所使用的 POL 模块的瞬态性能。数字负载(例如:最新的千兆赫 DSP)要求极快速的瞬态响应和极低电压偏离。为了达到这些目标,许多附加的输出电容器通常会被添加到 DC/DC 转换器中,以提供直到其反馈环路能够响应的保持时间。这种电源模块(包括为了满足瞬态电压容差而添加的电容)形成了这一完整的电源解决方案。