标题:
用CPLD做加法器或除法器合适吗?
[打印本页]
作者:
bjxiong
时间:
2005-11-4 09:32
标题:
用CPLD做加法器或除法器合适吗?
欢迎大家讨论!我尝试了用ATERAL公司的CPLD芯片MAX7000S系列来做一个16位的除法器,或做个加法器,但是只一个就用完了这个系列容量最大的那款(512),各位能帮忙推荐一款比较好的芯片或是CPLD根本就不适合来做这样的运算?
作者:
kzw
时间:
2005-11-4 09:44
加除法本来就比较耗逻辑,但也和你的编写方法有关,内部没有专门的单元,可以考虑用fpga。
作者:
jjkjjk
时间:
2005-11-7 10:17
CPLD 做通用除法器基本不怎么可能
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0