电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 问一个FPGA和cpld时钟的问题？[求助] [打印本页]

作者: xiongguisheng 时间: 2005-11-4 10:09 标题: 问一个FPGA和cpld时钟的问题？[求助]

fpga和cpld的时钟非常的快！但是我看ALTETA的器件没有关于它器件的
上限频率的说明，那么他们的极限频率是无限的吗？还是我没能看明白他的DATESHEET，具体说明一下我的问题;比如说，我用10M的晶震，fpga的工作频率是不是就是10M呢，cpld是不是也就是10M呢，如果我需要100M怎么办呢？请大家指点一下！

作者: zhiyuh 时间: 2005-11-4 10:13

datasheet里面有关于各个器件极限频率的限制的
CPLD好像没有PLL模块，可以考虑用FPGA，里面可以用PLL

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)