电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 高速PCB中电源完整性的设计 [打印本页]

作者: rise_ming 时间: 2012-1-10 23:45 标题: 高速PCB中电源完整性的设计

关键字：高速PCB 电源完整性 PI powerintegrity
　　中心议题：

　　*电源噪声的起因及分析

　　*去耦电容的应用

　　*电源回路的设计

　　解决方案：

　　*电源的分层设计来考虑

　　*电容与芯片尽可能靠近芯片器件

　　*利用电源层和地层作为回路，减少了返回环路面积

　　一、引言

　　随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI（powerintegrity）。当今国际市场上，IC设计比较发达，但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生，分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计，具有较强的理论分析与实际工程应用价值。

　　二、电源噪声的起因及分析

　　对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图，因为与非门属于数字器件，它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高，数字器件的切换速度也越来越快，这就引进了更多的高频分量，同时回路中的电感在高频下就很容易引起电源波动。如在图1中，当与非门输入全为高电平时，电路中的三极管导通，电路瞬间短路，电源向电容充电，同时流入地线。此时由于电源线和地线上存在寄生电感，我们由公式V=LdI/dt可知，这将在电源线和地线上产生电压波动，如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时，此时电容放电，将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变，由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道，造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大;　　

　　二是电流回路上存在的电感。所谓地电源完整性问题是指在高速PCB中，当大量的芯片同时开启或关闭时，在电路中就会产生较大的瞬态电流，同时由于电源线和地线上电感电阻的存在，就会在两者之上产生电压波动。了解到电源完整性问题的本质，我们知道，要解决电源完整性问题，首先对于高速器件来说，我们通过加去耦电容来去掉它的高频噪声分量，这样就减少信号的瞬变时间;对于回路中所存在的电感来说，我们则要从电源的分层设计来考虑。

　　三、去耦电容的应用

　　在高速PCB设计中，去耦电容起着重要的作用，它的放置位置也很重要。这是因为在电源向负载短时间供电中，电容中的存储电荷可防止电压下降，如电容放置位置不恰当可使线阻抗过大，影响供电。同时电容在器件的高速切换时可滤除高频噪声。我们在高速PCB设计中，一般在电源的输出端和芯片的电源输入端各加一个去耦电容，其中靠近电源端的电容值一般较大（如10μF），这是因为PCB中我们一般用的是直流电源，为了滤除电源噪声电容的谐振频率可以相对较低;同时大电容可以确保电源输出的稳定性。对于芯片接电源的引脚处所加的去耦电容来说，其电容值一般较小（如0.1μF），这是因为在高速芯片中，噪声频率一般都比较高，这就要求所加去耦电容的谐振频率要高，即去耦电容的容值要小。

　　对于去耦电容的放置，我们知道，如果位置不当的话会增大线路阻抗，降低其谐振频率同时影响供电。对于去耦电容和芯片或电源中的电感，我们可以通过公式：求出，在公式中，l：电容与芯片间的线长;r：线半径;d：电源线与地之间的距离;

　　由此我们知道，要减少电感L，则必须减少l和d，即减少去耦电容和芯片所形成的环路面积，也就是要求电容与芯片尽可能靠近芯片器件。

　　四、电源回路的设计

　　要保证电源完整性，我们知道，良好的电源分配网络是必不可少的。首先对电源线和地线的设计，我们要保证线宽加粗（如宽为40mil，而普通信号线为10mil），这样才能尽可能地减少其阻抗值。随着芯片的速度越来越高，根据5/5规则，我们越来越多地使用多层板，通过专用的电源层进行供电和专用的地层构成回路，这样就减少了线路的电感。　图4中所示的是一个四层板的信号回路图，高频信号将从地层返回，在地层理想的情况下（没有分隔和过多的过孔），高频信号线将在地层上形成射频的镜像回路，返回电流将主要从高频信号在地层上的镜像路径返回，而在PCB中，信号线与地层之间的距离非常小（大约是0.3mm），这样就形成了小环路，不仅可以减少电源完整性的问题，也能够减少环路的射频辐射，避免引起其它的电磁兼容性问题。但在当今高集成度的PCB设计中，由于芯片集成度过高，过孔过密，多电源供电及数字器件及模拟器件共存所引起的电源层和地层的分隔等因素，要保证电源回路的畅通无阻则是很难的。

　　如在图4中所示，在数字器件和模拟器件共存的高速PCB中，为了防止数字器件所带来的高频噪声对模拟器件造成影响，我们把数字地和模拟地进行了分隔，分立的数字地和模拟地用0欧电阻通过一点接地最后与电源地相连形成回路。这样就把数模两部分噪声进行了隔离，但同时也引进了问题，由于地层的分隔破坏了地层的连续性，阻碍了信号的小环路回路，这就使信号回路阻抗增大，增加了出现电源完整性问题的可能，同时大回路的返回路径也增大了回路的射频辐射和板间的电磁兼容性。为了避免以上的问题，在数字器件和模拟器件混合布局中我们提倡采用统一地，就是将数字器件和模拟器件分区布局，而地则不进行分隔。合理地对数模器件进行布局，通过基尔霍夫定律我们知，高频下电路地返回路径将沿着最小阻抗，即最小的环路面积返回，数字器件和模拟器件的返回路径也将分别在数字器件和模拟器件所对应的镜像路径返回，它们之间不会引起干扰。

　　对于高集成度的PCB设计中，由于信号线的走线可能比较复杂，形成的回路面积可能比较大。如图5，在四层板中，某信号源的信线在顶层经过地层和电源层后从地层传输，最后返回。在这个传输路径中，高频信号线所形成的信号回路非常大。为了解决这个问题，我们在靠近信号线的附近，在电源层和地层之间加了一个电容。这样，对于高频信号来说，顶层的信号线在地层上将会产生一个镜像回路，而地层的信号线将在电源层上产生一条镜像回路，这两条镜像回路将与电源层和地层之间的电容构成回路，这样我们就尽可能地利用电源层和地层作为回路，减少了返回环路面积，从而减少了产生电源完整性及板间电磁兼容问题地可能性。

　　五、结束语

　　现今高速数字电路的设计趋向于复杂，多电源的应用、电源电平的降低、芯片的高反应速度和高敏感度以及PCB的高集成度所带来的设计影响，板内的电源完整性问题也越来越严重且受到广泛的重视。因此本文通过对电源完整性问题的分析提出了其产生因素，并就电源完整性提出了一些设计方法，这对于优化PCB的EMC设计具有一定的价值。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)