电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]关于FPGA的时钟设计问题 [打印本页]

作者: dancy 时间: 2005-11-15 09:51 标题: [求助]关于FPGA的时钟设计问题

关于FPGA的时钟设计有几个问题不是很明白，请大家指点：
1.FPGA的全局时钟缓冲器(BUFG)资源是否是有限的？我在做逻辑仿真的时候发现BUFG用多了就会出现无法布线的错误，是否是由于BUFG资源不够所造成的？
2.是否所有的时钟信号都需要经过BUFG来增加其驱动能力？我的设计中包含了：外部器件的时钟输出和内部的时钟调用。
3.一个BUFG是否可以驱动多个时钟信号？
谢谢

作者: bob007 时间: 2005-11-16 09:06

FPGA的全局时钟缓冲器(BUFG)资源是有限制的,一般有4,8,16.
一个BUFG可以驱动多少个时钟信号没试过,不知道.

作者: Xilinx_Wim 时间: 2005-11-16 10:21

1. Yes
2. No
3. No

作者: skyeasing 时间: 2005-11-16 10:40

支持Xilinx_Win的回答.

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)