1. my_dcm.xaw选择后,到Processes for Source窗口,双击View HDL Source,确认向导产生的源代码。
If the file does not appear in the text editor, double-click View HDL Source again.
这个文件包含了以下内容:一个 IBUFG, 一个 DCM, 和两个BUFG。
输入时钟CLKIN_IN驱动与DCM相连的IBUFG,两个输出时钟用来驱动两个BUFG。
所有的DCM属性都已通过了Verilog协议。
2. 在Sources in Project窗口,双击uart_clock.vhd,打开文本中的源代码。
3. 在Sources in Project窗口中选择my_dcm.xaw。
4. 在Processes for Source窗口,双击View HDL Instantiation Template,打开文本中的例程。
If the template does not appear in the text editor, double-click View HDL Instantiation Template again.
5.例程模块中my_dcm.tfi,复制component declaration (begin at COMPONENT my_dcm,在END COMPONENT结束后,将其粘贴到uart_clock.vhd。插入DCM component。
6. 在Templatemy_dcm.vhi里,复制component instantiation (begin at Inst_my_dcm: my_dcm until the end of the file),粘贴到uart_clock.vhd,插入DCM模块。
o clk : connected to 50 MHz oscillator
o lock : connected to led0
o alarm : connected to led1
o rx : connected to pin that receives serial data from Maxim MAX3232
o tx : connected to pin that transmits serial data to Maxim MAX3232