我在使用verilog HDL进行时序仿真的时候,老是出现下面的错误提示:

Fatal Error 13000: Error reading PLA file e:\tf\program\cpld\tf_2\p60.tt4

请问这个提示是什么意思,大概是哪里错了!

还有在做时序仿真的时候,我已经做好了输入波形文件,但运行的时候出现:

warning 26447:In reading command,signal a does not exist:signal in command is ignored.

这个错误是由于程序的逻辑错误造成的嘛?还是其他的错误,请指教!程序如下:

module p60( a,c);
input a;
output c;
//reg[1:0] c;
reg c;
//reg b;

//initial

// c=1;
//always@(posedge a)
//begin
// c=0;

//end
always@(negedge a)
// c=Clk;

case(3'b101<<2)
 //3'b100:  c=00;//$display("first");
 //4'b0100: c=01;//$display("second");
 5'b10100:c=0;//$display("third");
 default: c=1;//$display("default");
endcase

endmodule