标题:
关于Verilog中的 inout[求助]
[打印本页]
作者:
dancy
时间:
2005-11-21 10:43
标题:
关于Verilog中的 inout[求助]
用inout声明端口后，就不能用reg来重新声明了吗？那我想在always中对端口赋值怎么办？
声明为inout后，是否就像单片机的P0口一样了？
作者:
tf313215
时间:
2005-11-21 11:30
好像是不能在对inout端口进行reg声明.
一定要在always中对其赋值嘛?
作者:
hnu
时间:
2005-11-23 10:13
可以定义一个REG变量啊，输出的时候就把REG赋给这端口就是拉
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
