电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教一个VHDL问题 [打印本页]

作者: chenqianrui 时间: 2005-11-22 13:13 标题: 请教一个VHDL问题

A信号上升沿， C<='0';
B信号上升沿, C<='1';
可以引入一个高速时钟信号
但是这个逻辑该怎么做啊？

大侠帮帮忙啊！～

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)