电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Xilinx 全局时钟资源问题？？？ [打印本页]

作者: heyejun888 时间: 2005-11-24 14:50 标题: Xilinx 全局时钟资源问题？？？

Xilinx的Virtex2p系列device,全局时钟资源BUFG共16个，且成对的拥有共享的时钟输入端，我不解的是一个系统怎样能够支持最多16个时钟？？？在此请教，谢谢！

作者: skyeasing 时间: 2005-11-28 11:01

你看下VirtexII Pro的User's Guide 吧:
http://direct.xilinx.com/bvdocs/userguides/ug012.pdf
里面有一章“Global Clock Networks”,讲的比较详细。

作者: didawangshu 时间: 2006-1-24 15:22

如果还不懂，可以和93214995，我给你传点资料，你看看

作者: stone133 时间: 2006-3-25 20:24

1.多时钟系统是存在的
2.BUFG并不一定都用于时钟信号，扇出大的信号也可以使用

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)