电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 关于CPLD时延的问题 [打印本页]

作者: pbc8272 时间: 2005-11-26 16:54 标题: 关于CPLD时延的问题

关于CPLD时延的问题

`timescale 10ns/10ns

........

assign #50 clk=~clk;

........

为什么综合的时候会提示:WARNING:Xst:916 - lcd1119.v line 49: Delay is ignored for synthesis.

#50的延时究竟与什么有关?请高手赐教//

作者: boyfly 时间: 2005-11-28 12:47

延时是为了方针用的，不能综合

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)