电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 初试quartus就很不爽，求大侠帮忙解决。 [打印本页]

作者: fanyuanmail 时间: 2005-12-19 00:23 标题: 初试quartus就很不爽，求大侠帮忙解决。

任何verilog（.v）文件，编译都是。求帮忙，谢谢。
Error: Top-level design entity quartus is undefined
Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings
Error: Processing ended: Mon Dec 19 00:00:29 2005
Error: Elapsed time: 00:00:00
Error: Quartus II Full Compilation was unsuccessful. 1 error, 0 warnings

作者: kzw 时间: 2005-12-19 19:50

你的工程名字和你的module名字不一致。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)