[Veritak Verilog-HDL模拟器] 
| [Veritak Verilog-HDL模拟器] |
|
概要 Veritak, 是高速Verilog HDL模拟器. 是根据LSI工程师的要求, 为LSI工程师而开发的设计工具. 可作为FPGA/ASIC大规模集成电路的开发工具,或者用于从VHDL转换到VerilogHDL. Veritak是非常容易使用的并且符合IEEE2001标准的,具有对话式解析环境的Verilog-HDL模拟器. |
●代码中断设定机能和 STEP实行机能 ●附 TIPs功能,编辑器里可以观察现在信号值 ●波形显示器有 MDI多重视窗,并带TIPs功能 ●可作为 VCD显示器,格式可以保存 |
 |
●设计阶层显示视窗 ●VPI的线形系统模拟器内藏.MATALB等生成的系统行列输入后,可以进行模拟电路的模拟试验. ●可以简单地跳跃到文法出错等错误点 ●Altera/Xilinx的后布线门级模拟试验对应 ●波形显示器里状态名的表示功能 ●附简易 Lint功能 ●波形表示的设定功能 ●驱动点跟踪机能 , 编辑器的ToolTip表示机能,Reload时,时间轴和TreeScope,光标连续功能 ●内存内容的波形显示功能
|
|
特点 ●操作非常简便 .无行数限制 ●Verilog2001标准 ●拖拉方式即可进行 VCD波形表示, VHDL=>VerilogHDL转换, Verilog编译. ●内藏 VHDL/VerilogHDL的SDI构文强调编辑器. ●信号压缩记录 ,模拟试验运行后即可观察所有信号,无须再行模拟试验. ●内存内容在模拟试验后从编辑器可以下载 . |
●VeriPad编辑器的Static跟踪机能,DynamicTrace机能联合使用.VeriPad,ScopeTreeView,WaveformView的连通解析机能.VeriPad编辑器的用户设定机能. ●WaveformView的排列文本保存机能.使用ModelSim ? 可以读入 . ●Group机能的波形表示. ●示波器的脉冲记数机能 . ●Xilinx的coregenlib的支持 ●中文显示环境 |
|
Benchmark测试 测试条件 :Athlon 1.2GHz, 2GB内存, WIN2K, M68CPUcore | |
 | |
|
设计应用特例 (项目 : YACC (Yet Another CPU CPU) ●FPGA(XILINX, Altera) ●Xilinx StratixII运行结果:165MHz ●Xilinx Starter Kit运行结果:25MHz ●Altera Cyclone运行结果:104.7MHz ●运行试验使用模拟器 :Veritak |
同类产品比较 ●Verilog-HDL模拟器市场最低价格 ●较同类产品高性能 ,多功能 ●永久性有效许可证 ●一年免费的功能和版本升级 ●使用极其方便 ,无须花费培训成本 ●最积极热情的现场技术支持 ●软件成本降低用于超级提高 PC性能 |
|
优厚的服务 ●一年免费版本升级 ●将来的SystemVerilog功能升级 ●热情的现场技术服务和网络论坛支持 ●强力的技术开发队伍 ●45小时内FIX版本解决方案 |
中国供应商 ●上海微岭电子科技有限公司 ●地址 :上海市漕宝路1467弄8区15号602室 ●网站 : www.shwltech.com ●技术支持 : support@shwltech.com ●销售 : sales@shwltech.com ●电话 : 8621-54784404, (0)13774379767 |
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |