标题: 紧急求助：关于共用时钟问题 [打印本页]
作者: 珊瑚虫 时间: 2005-12-29 08:30 标题: 紧急求助：关于共用时钟问题
我的板子上有一个44b0，一个fpga(ep1c3t144)
我想用一个10M的有源晶振同时给它们两者提供时钟。原来的设计是：直接从有源晶振分出了两路，每个支路各放了一个22ohm的电阻，然后分别接到44b0和fpga的时钟输入引脚.
不过听说这样做时钟负荷会很大，不太好
请问各位大侠：
是这样的吗？能共用一个晶振吗
谢谢
作者: 32kmcu 时间: 2005-12-29 09:41
要注意一个是你的FPGA是否能接受10M这么低的时钟;
你这样做是可以的,一般晶振是可以轻松带动这两个负载的.但是时钟信号的反射和时钟线的处理要注意.
作者: 珊瑚虫 时间: 2005-12-29 10:07
版主：
请问一下：
FPGA接受的时钟有一个范围吗？
"FPGA是否能接受10M这么低的时钟"，这一点我还真没考虑过。我用的fpga是ep1c3t144
请帮我确认一下，手册上有写吗？
谢谢
作者: 32kmcu 时间: 2005-12-29 11:22
一般手册上有讲的,是因为如果你配合PLL使用的话,有个时钟的要求
作者: 珊瑚虫 时间: 2005-12-29 12:03
这样啊
那我还得看看手册
谢谢你
作者: 珊瑚虫 时间: 2005-12-29 12:52
版主，我查了，问题不大
准备使用共用方案
如果共用时钟的话，我再加一块零延时时钟驱动芯片，如CY2305，效果有没有更好一点？
谢谢
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |