电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教一个cpld的问题 [打印本页]

作者: chrisshan 时间: 2006-1-10 10:29 标题: 请教一个cpld的问题

altera的cpld中，global oe，global clear，以及ded.input等特殊管脚具体是怎么用的啊..比如说输出使能是针对所有输出吗?如果不用的话是不是应该接地?另外..我最近用的tqfp封装的100腿altera的max7128芯片..写入程序后(容量占50%左右)一直有点热..比室温高20度左右是不是有点不正常啊,而同样的板子,同样的程序..我用一块plcc的84腿芯片就一点都不热..altera的cpld芯片功耗主要跟什么有关啊.可以在maxplusII或者quartus里面设置一下降低功耗吗?.hoho..一下子问了这么多.急盼高手回复

作者: dawn-star 时间: 2006-1-10 23:05

同问，偶也不知道，想知道一下～

作者: feng2003 时间: 2006-1-11 21:35

global oe，global clear与CPLD的宏单元结构有关系，你可以在综合选项中推荐软件自动分配这几个管脚，像这样的管脚 reset、clock都是推荐分配的，当然也可以自己分配，如果不用，悬空也没关系。20度左右应该不算高，没事。计算功耗好像xilinx有专门的公式，altera也应该有，自己找找看看。另外quartus里面有功耗分析工具

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)