电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: ISE中verilog的求助 [打印本页]

作者: johnma 时间: 2006-1-19 23:21 标题: ISE中verilog的求助

在ISE中，verilog语言要求对同一个寄存器，只能在一个always语句中修改。如果这个寄存器，需要在不同的条件下进行改变，该如何做？

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)