电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 时钟走线规范 [打印本页]

作者: rise_ming 时间: 2012-5-2 23:23 标题: 时钟走线规范

?? 器件选择
（1）尽量选择占空比为50%的晶体晶振；
?? 器件滤波
（1）晶振、时钟驱动电源采用磁珠、大电容、小电容组合滤波；
（2）时钟信号线加阻尼电阻；
?? 器件布局
（1）晶体、晶振尽量布板中央，避免靠近对外I/O 接口；
（2）晶体、晶振、时钟驱动远离低压模拟信号、复位等敏感电路；
?? 器件接地
（1）时钟区域覆铜且多点打过孔与地平面连接，晶体外壳良好接地；
（2）时钟区域有接地安装孔；
?? 时钟布线
（1）时钟信号线避免与敏感信号线长距离平行布线；
（2）单层、双层或四层单板时钟信号线要包地，包地均匀打过孔与地平面连接；
（3）时钟信号线建议过孔不超过两个，且避免在布线中间打过孔；
（4）时钟信号要有良好参考平面，如果布线较长，建议布内层，带状线布
线；
（5）时钟线尽量布线宽度一致，保证布线阻抗匹配；
（6）差分时钟布线要同层、等长、布线间距一致，也就是要对称；
（7）差分时钟差分对中间避免出现任何布线；
（8）时钟信号线布线换层时，如果参考平面从一个地层换到另一个地层，
在换层的过孔附近打接地过孔；
（9）时钟布线换层时，如果参考平面从电源平面换到地平面，在换层过孔
附近加电容连接两个平面；
（10）时钟布线避免跨越平面层分割；
（11）时钟布线如果不可避免跨越平面层分割，如果跨越地平面分割，建议
加跟随地线、地桥连接两个地平面；
（12）时钟布线跨越电源平面层分割时，在跨越平面层分割处加去耦合电容；
（13）晶体、晶振、时钟驱动，即时钟区域不要布其他无关走线；

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)