电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 使用参数化约束进行PCB设计 [打印本页]

作者: wswnihao 时间: 2012-5-7 16:16 标题: 使用参数化约束进行PCB设计

来源:http://www.hampoo.com

如今PCB设计考虑的因素越来越复杂，如时钟、串扰、阻抗、检测、制造工艺等等，这经常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这些参数编到公式中，协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对立的参数。

近年来对PCB布局布线的要求越来越复杂，集成电路中晶体管数量还在按摩尔定律预计的速度不断上升，从而使得器件速度更快且每个脉冲沿上升时间缩短，同时管脚数也越来越多——常常要到500～2,000个管脚。所有这一切都会在设计PCB时带来密度、时钟以及串扰等方面的问题。

几年前，大部分PCB上只有不多的几个“关键性”节点(net)，通常是指在阻抗、长度及间隙等方面受到一些约束，PCB设计人员一般先对这些走线进行手工布线，然后再用软件对整个电路作大规模自动布线。如今的PCB上常常会有5,000个甚至更多的节点，而其中50%以上都属于关键性节点。由于面临着上市时间的压力，此时采用手工布线已不可能。此外，不仅仅关键性节点的数量有所增加，每个节点的约束条件也在增加。

这些约束条件主要是由于参数相关性以及设计要求越来越复杂而产生的，例如两条走线的间隔可能取决于一个和节点电压及线路板材料都有关的函数，数字IC上升时间减小对高时钟速度和低时钟速度的设计都会产生影响，由于脉冲产生更快而使建立及保持时间更短，另外互连延时作为高速电路设计总延时的重要部分对低速设计也同样非常重要等等。

如果电路板能设计得更大一点，上面有些问题就比较容易解决，但现在的发展趋势却正好相反。由于在互连延时及高密度封装上的要求，电路板正在不断变小，从而出现了高密度电路设计，同时还必须遵循小型化设计规则。上升时间减小再加上这些小型化设计规则，使串扰噪声问题变得越来越突出，而球栅格阵列和其它高密度封装本身也会加重串扰、开关噪声及地线反弹等问题。查看详情：

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)