Board logo

标题: 请教一个VHDL程序的两个语句解释! [打印本页]

作者: lhy581227    时间: 2006-2-9 13:02     标题: 请教一个VHDL程序的两个语句解释!

PROCESS
   VARIABLE x:BOOLEAN
BEGIN
WAIT FOR 30ns;
   q<=din AFER 30ns
   wait 10ns
   x:=q'stable(20ns)    --x取true(事件还没有发生)
   wait 30ns
   x:=q'stable(20ns)    --x取false(10ns时发生一次事件)
   ......
end process


为什么第一个是取true,而第二个取false呢?


谢谢大虾们帮忙!


     






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0