首先非常抱歉，一直以来由于工作忙，没有时间把资料发上来。

原本打算把资料整理一下（由于并口是在其他项目的硬件上修改而成的，资料比较混乱），但估计真要整理的话，又要遥遥无期了。所以草草把必须的资料打了个包，对于包里的文件，做一下说明：

1、原理图涉及到原项目的一些商业秘密，所以应用部分的IC用方块盖住了，并且给的是PDF格式，对此造成的不方便表示歉意。

2、PCB文件是原项目的，未加任何改动。但改成并口时使用的引脚定义和PCB上不同，具体的引脚定义可以参考CPLD的ABLE原文件。

3、INF安装文件是98的，2000和XP的INF文件我没时间写（因为我一直是用98工作的）。

4、CPLD的原文件是用ABLE语言写的，这是个古老的语言（原项目做的时间比较早，98年），但懂Verilog的应该都能看懂。所以大家千万不要让我再翻译成其他语言了，真的没时间：（

5、为了大家更好的研究PCMCIA，我把规范（RAR压缩文件）也打在包里了。

6、最后说明一下，完全照资料做，可能不一定百分百成功（虽然我绝对没有保留任何必要的资料），所以希望有兴趣做的朋友一定要把原理搞透。