电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 一个VHDL文件里可以包含多个ENTITY吗？ [打印本页]

作者: silverwolf 时间: 2003-7-14 10:32

我認為是可以的.

作者: lsccsgz@hotmail 时间: 2003-7-19 04:38

我想也是可以的。呵呵[em27]

作者: timorthy 时间: 2003-7-24 16:38

按照以前的vhdl标准是不可以的了，每个程序只能包含一个实体，但可以包含多个进程。

作者: chengbin309@163 时间: 2003-7-26 20:43

我觉得你对VHDL的程序概念还不太理解。什么叫一个VHDL程序里有多个实体。

作者: zjq@gpte.com.cn 时间: 2003-7-30 08:43 标题: 你认为呢？

那请问：你认为应该怎么说呢？[em07]

作者: brave5@vip.sina 时间: 2003-7-31 18:27

绝对不可以.在entity中定义了输入输出接口,是不能同时存在于一个vhd文件当中的.
而architecture可以有多个.

作者: yaoy_wanglt@eyo 时间: 2003-7-31 21:13

是不可以的，一个vhdl文件中只能有一个entity，但是可以用component将多个文件连接起来。

作者: brave5@vip.sina 时间: 2003-8-1 19:48

一个文件当然可以写多个entity,比如你给老师交实验报告,一个doc文件中当然有多个程序代码,这个时候当然就有多个entity拉.但是一个可以编译的(有用的)VHDL文件,只能含有一个entity.因为entity对应一个硬件模块,这个硬件模块的输入输出接口必然是固定的,不可能一会有6个输入,一会又变成8个.因此,只能有一个entity,这样编译器才能工作.

作者: zxh790822@163.c 时间: 2003-8-8 15:39

我认为不可以,但是可以有多个结构体!

作者: XUPC 时间: 2003-8-9 09:21

直接写一个程序不就知道了，这还需要讨论吗？

作者: shirleydp 时间: 2003-8-10 11:05 标题: 一个VHDL文件里可以包含多个ENTITY吗？

一个VHDL文件里可以包含多个ENTITY吗？[em01]

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)