标题: FPGA里各模块字电路用VHDL程序代码连接是怎么编译的？ [打印本页]
作者: hejab123 时间: 2006-3-2 22:38 标题: FPGA里各模块字电路用VHDL程序代码连接是怎么编译的？
各位大侠：
FPGA里各模块用VHDL程序代码连接是怎么编译的？
我是初学者对MAXPLUS2还不是很了解，望高人指点！谢谢！
作者: hejab123 时间: 2006-3-2 22:42
例如有一个程序包还有两个模块，应如何编译？
作者: waterlily 时间: 2006-3-3 10:03
再写一个顶层vhdl文件，定义为和工程名字相同的名字，把你编好的那两个模块用元件例化的方式在这个顶层文件里面调用就ok了
作者: ahliang 时间: 2006-3-6 21:25
哈
看法相同
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |