电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 认识IC Layout[转帖][推荐] [打印本页]

作者: vincent 时间: 2006-3-8 11:10 标题: 认识IC Layout[转帖][推荐]

1.概念
IC layout Design(Integrated Circuit Layout Design) 集成电路版图设计

我想大家不会对IC集成电路这个名词陌生吧？（如果陌生，佩服你有做IC
Layout Design的勇气）在我们的生活中，在你的家用电器中，都离不开IC,我
们手机中的芯片，电脑主板上焊接的n多大大小小的芯片，还有各式电动玩具中。
除去这些日常消费类电子产品，IC芯片还应用于我们的通讯工具、自动化机台、
国防与太空..
那么那些看似小小的、长着几个或是十几个甚至上百个精致引脚的芯片，里
面到底是啥玩艺？电脑里那块小小的CPU，咋比街上的牛肉面还贵很多？！嗨，
没有它电脑还就动不了，神奇了！这么说吧，根据不同需要，一个芯片里集成了
数于百万/千万级的电子器件在里面，器件间的连线其宽度只有你头发丝的
1/100,都是以um来计量的，现在的工艺，都到奈米了（1nm=0.000000001m）。
你可以想象那些线是怎么做出来的吗？做出来以后还能保证里面的每个器件正常
运行。！当然做这些不是简单的事情，否则半导体技术也不会被推为尖端科技。
而设计这些芯片中器件布局的，就是俺们伟大光荣的Layout Engineer。嘿嘿~
骄傲一把~(千万要区别于PCB Layout Engineer,工作性质相差甚远，PCB Layout
是设计PCB板上如何安置、摆放、组合各个功能的芯片，使其能在有限的空间中
达到这个系统的完美运行。）

2.流程

知道什么是IC Layout后，当然要继续认识，人们是怎么整出那些芯片的。
我们平常看到的芯片，其实已经是经过外包装处理的（封装），封装的目的就
是为了保护好里面的器件不受外界的破坏、干扰，譬如防撞击、防潮、防静电
击伤等等等等，里面的芯片是很娇贵、脆弱的，其制作材料普遍为硅（Si）单
晶。里面的器件不是用小刀刻出来的，而是利用离子扩散来完成。
一个芯片要研发生产出来，要流下很多很多的工程师的辛勤汗水，下面简单叙
说。

Idea : 进行可行性验证评估及IC产品规划.
Product Define:依系统或客户需求进行系统架构设计与规格制定.
High Level Design:依设计规格IC之架构，制定各功能方块及功能方块间得
界面关系.
Logic Design:依据高阶设计、测试规划结果，以逻辑闸为基本单元进行逻辑
设计与模拟.
Circuit Design:主要在电路结构、负载估计、元件尺寸的设计及布局前电路
的模拟.
Layout Design:由Floor Plan架构规划经由实体设计到Tape out.
Mask Process

ayer by Layer的图形处理，再加上CAD Bias.
Wafer Process:进行晶圆制造，每个晶圆因制程的不同，需经200~300道程
序，同时良率主导一切.
Packaging:切割、固定、打线、封装.
Testing:单晶测试、系统验证.

值得一提的是，IC Layout Engineer在其中扮演的角色：
必须严格按照代工厂所提供的设计规则(design rule)绘制版图，并确保逻辑、
线路设计的结果如所预期的实现。

% 布局规划(Floor Plan)
-Foundry选择、架构规划与方法评估藉以决定人力、时程与成本.
-Placement(Chip size)、Aspect Ratio、Pin assignment、Power plan、
Bus& Clock line
% 布局（实体）设计(Physical Design)
-藉由CAD tool得协助，按照前端的规划完成的方法，依序(Cell->Block-
>Chip)完成整个Chip design.
% 验证工作(Verification Work)
-符合制程设计规则(DRC)
-比对一致性（LVS..)
-符合Timing request.

作者: vincent 时间: 2006-3-8 11:12

3.目前IC Layout分类
[upload=image/gif]uploadImages/icprocess.gif[/upload]
(nfmao按：估计大家能够认真看下来的不多，还是光看图比较简单。国内这边
在大力推Cmos工艺这一部分，其实高端的重点已转到光电部分。上次在电子工
程专辑网站上还有看到介绍光电mos的工作原理，有兴趣的读者可以多阅读这
方面的资料。)

4.作为一名IC Layout Engineer首先要掌握的基本知识

对于Layout这个岗位，公司得为你的工作提供必须的硬件/软件。硬件方面，目
前很多公司采用的是Sun工作站+专用显示器（Layout对分辨率要求很高）。软
件方面分几个部分，一个是工作站采用的Unix版本（许多公司采用Solaris），
另外是用于真正版图设计+验证用的tools，目前普遍应用于业界的版图设计工
具主要有Candence tools（Virtuoso/Opus），验证工具有Diva/Dracula
(Candence tools)、Calibre(mentor)等等。
所以，在真正能独立进行IC Layout作业前，你得花不少的精力去学习、熟悉公
司提供的那些Design tools。可能只要聪明些的人，还是不难学会及应用这些
tools的，若是有专业人士讲解，入门会很快，但要很熟练、精通，那就得靠自
己从业以后的不断工作积累与总结了，还是要费不少脑子的。

有些公司还有Apollo P&R自动布线tool，这个tool给user提供一个快速布线的
平台，因为IC做到上百万门以后手工布线变得不是那么现实，况且市场的快速
变更，逼得IC设计的周期越来越短！时间逐渐发展成决定企业生存的因素！行
业竞争也越来越激烈。本人目前就使用着Apollo布局工具，感觉这套软件操
作起来不难，但要操作的很好，想随心所欲似操作，那真不是几个项目做下来
就能达到的，还是得有高手指点一二才能进步飞快，呵呵~~最好是能对tool是
如何运作搞明白，那你也有一定水平了！
当然Apollo不是万能的，tool总是死的东西，布局的过程就是体现你能力的过
程，且在Apollo 布局完后还是有很多需要手工修改的地方，至于如何修改，就
看你的Circuit要求，及你的个人资历了。同一个项目，每个人出来的设计都不
可能是一样的。

上面谈到的是一名Layout工程师作业时会用到的硬件/软件，接下来想说的是一
名称职的Layout Engineer自身需要的专业知识。

想做IC Layout Designer你不会连mos也没听过吧？！FT！哈哈~你真想来尝试
Layout?没关系！支持你！俺就知道有位mm学的是其他专业，也转行加入
Layout Design的行列，并且在自己的努力+朋友的协助下，2个月也就开始操刀
作业了，呵~牛！
但，如果真想成为一位很尖端的高手，还是需要些理论基础的，起码你得懂些
基础电路知识，学习过半导体物理，半导体材料+器件原理，也学过半导体工
艺，知道光刻、腐蚀，… 呵呵~有半导体知识的背景，对你的以后发展/能力提
升能减少不少障碍的。。（个人意见哦~~）

作者: vincent 时间: 2006-3-8 11:13

5.对有志向从业IC Layout同仁的建议

上面简单的叙说，不知道各位现在对IC Layout有没有一个表面的认识~~
嗯，写到这里，想对有志向从业IC Layout同仁提供些自身从业的感受、体会。

IC Layout是份很辛苦的工作。可能你的显示器是全公司最棒的，可是你得每天
时刻不停的、全神贯注的盯着它，你的每一个动作，每拉一根线，脑袋里一定
是在飞速的搜寻与之相关的rule，分不了一丁点心。虽然后续有DRC/LVS验证
过程，但有时候因为没注意到某条线的rule而犯错，在修改过程可就要花你个
老半天功夫了！所以，时刻不敢马虎！我们经常在赶项目的时候，一坐下，常
常就是5个小时/整个下午不离开你的凳子！呵呵~ 敬业？不敢自夸，有时候你
做的起劲，就忘记要喝水、上厕所了..

IC Layout是份需要耐心的工作。工作中来不得丝毫侥幸，对于一些DRC/LVS
无法验证的ESD/Latch-up问题，就得靠你在做项目中不断的仔细检查+预防+避
免了。Layout是设计链中至（mask）流片的最后一步了，也是非常关键的一
步。Layout结束后把Database 传给mask（光罩）厂商，在生成mask后去工厂
流片，其中制作mask的费用很高，每个芯片设计，少的十几层光罩费用就在上
百万人民币。所以，万一流片失败，那些money可就打水漂了，如果问题出了
Layout这一块，是因为某个你不小心的缺失，，你，，….所以说，细心、耐
心，不能浮躁，在tapeout前举行多次check，确保万无一失再tapeout！

IC Layout是份压力很大的工作：上面也说到mask很贵，千万不要因layout上
的低级错误导致无谓的损失。当然，工作中，压力也时刻存在，经常一个人负
责一个项目，而Schedule又很紧，而所有的问题又都得自己去解决，自己想办
法解决，（因为别人也可能很忙，你不可能遇事就找人帮忙）所以很多时候，
你得花上你的很多非工作时间于工作上，在很紧的schedule内，你得保质保量
的做好你的工作，你还得预防突然事件，譬如客户要求更改些系统功能，而
schedule又不能延长太长，等Circuit Designer确认Schematic/netlist后，
压到layout这边的时间就不多了，紧张！很多时候都是在紧张的条件下作业的！
压力，得学会面对！如果你是位浮躁的人，我真担心你干几天就打退堂鼓了。

很多前辈都说layout设计是IC Team中最需艺术家气质的工作，layout设计师
也是一个Team中和工艺关系最密切的环节，一位优秀的layout工程师必须非
常熟悉半导体工艺及其原理,熟悉代工厂的工艺细节，精通工厂提供的设计规
则。希望我们的Layout Engineer在画版图的时候，不仅要知其然，还要知其所
以然，这样才能成长吧..

呵呵~对于工作，我们需要以严谨负责的态度去对待，对于生活，我们学会多些
宽容与乐观..因为，IC Layout Engineer的待遇都不是很高。在目前，已经划
分为灰领的行列。可能做Analog/RF设计的待遇会高点，
但，需要有经验吧。

总结：
无论怎么样，我本人还是很想继续这个行业~~也渴望能与众同仁探讨专业！毕竟
在我们中国本土，IC Design是个刚萌芽成长中的行业，我想，作为一名有幸涉
足此行业的年轻人，我希望自己能成长起来！也希望更多的人成长起来，说得高
尚点，希望咱们国家的半导体技术、设计技术，快些赶上并领先世界先进水平！

末了，推荐几个网站给大家认识：
http://www.ndl.gov.tw/icfab/index.htm 半导体集成电路制程介绍
http://www.cic.org.tw/cic_v13/ CIC晶片系统设计中心
http://140.114.18.41/micro/index.html 网络教学站点《微电子材料与制程》

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)